关于Altera Cyclone IV GX连接DDR2 SDRAM的问题~~！！

最近在设计一个需要连接DDR2 SDRAM的FPGA小系统，由于是第一次在使用SDRAM，在硬件连接时就遇到一个很纠结的问题——引脚的连接。看了几种参考设计，发现有两种说法：1、DDR2的数据（DQ）线必须连接到FPGA 的引脚名带有DQ的pin；DDR2的DQS线必须连接到FPGA 的引脚名带有DQS的pin，DDR2的地址线连接到FPGA 的普通I/O引脚；DDR2的DM信号连接到FPGA 的引脚名带有DM的pin；DDR2的时钟、命令等控制信号连接到FPGA 的普通I/O引脚。2、直接顺次连接不区分，如下图一样。问一下大家有没有人做过这方面设计的，望不吝指教~~！