cRIO使用FIFO情况下的FPGA函数调用

cRIO采集的模拟量，然后通过FIFO进行传递。在FPGA Target创建DAQ_FPGA.vi,使用FIFO保存采集的模拟量（图2）。运行文件，可以看到数据被采集（只观察了一路信号），程序可以运行(图3）。然后在终端创建DAQ_RT.vi打开FPGA VI引用（图4），但在终端创建的DAQ_RT.vi中调用FPGA失败，但程序没有报错（图5）。因为之前在FPGA没有使用FIFO的情况下，可以被终端的程序成功调用，所以觉得是使用FIFO的方法不对，可能是哪里配置的问题，望大神解惑。