DSP论坛
直播中

10年用户 59经验值
擅长:可编程逻辑
私信 关注

求助关于2812pwm占空比与死区时间的调节

各位前辈,我的死区时间是按照资料上提供的公式计算的,我的目的是输出占空比是百分之三十,频率1mhz,所以我个人的思想是,程序里代码按百分之50的占空比计算,死区时间是0.2us,那样最终波形应该是我想得到的,结果最终的输出波形是占空比百分之60,上下高电平都重了,连死区时间都没啦,我也不知道是不是我想法是错误的,希望知道的前辈帮帮我,谢谢!
//EVA模块
    EvaRegs.T1CON.bit.TMODE=2;        //连续增模式
    EvaRegs.T1CON.bit.TPS=1;          //T1CLK=HSPCLK/2=37.5M
    EvaRegs.T1CON.bit.TENABLE=0;      //暂时禁止T1计数
    EvaRegs.T1CON.bit.TCLKS10=0;      //使用内部时钟,T1CLK
    EvaRegs.T1CON.bit.TECMPR=1;       //使能定时器比较操作
   
    EvaRegs.T2CON.bit.TMODE=2;        //连续增模式
    EvaRegs.T2CON.bit.TPS=1;          //T2CLK=HSPCLK/2=37.5M
    EvaRegs.T2CON.bit.TENABLE=0;      //暂时禁止T2计数
    EvaRegs.T2CON.bit.TCLKS10=0;      //使用内部时钟,T2CLK
    EvaRegs.T2CON.bit.TECMPR=1;       //使能定时器比较操作
   
    EvaRegs.GPTCONA.bit.TCOMPOE=1;    //定时器比较输出T1PWM_T1CMPR和T2PWM_T2CMPR由各自的定时器比较逻辑驱动     
    EvaRegs.GPTCONA.bit.T1PIN=1;      //低电平有效
    EvaRegs.GPTCONA.bit.T2PIN=2;      //高电平有效
   
    EvaRegs.T1PR=0x0025;              //1MHz的PWM,周期为1us
    EvaRegs.T1CMPR=0x0013;            //占空比为50%,低电平有效
    EvaRegs.T1CNT=0;
        
    EvaRegs.T2PR=0x0025;              //1MHz的PWM,周期为1us
    EvaRegs.T2CMPR=0x0013;            //占空比为50%,高电平有效
    EvaRegs.T2CNT=0;
   
    EvaRegs.COMCONA.bit.CENABLE=1;    //使能比较单元的比较操作
    EvaRegs.COMCONA.bit.FCOMPOE=1;    //全比较输出,PWM1-6引脚均由相应的比较逻辑驱动
        EvaRegs.COMCONA.bit.CLD=2;
   
    //死区时间为:0.21us
    EvaRegs.DBTCONA.bit.DBT=8;       //死区定时器周期,m=8
    EvaRegs.DBTCONA.bit.EDBT1=1;      //死区定时器1使能位
    EvaRegs.DBTCONA.bit.EDBT2=1;      //死区定时器2使能位
    EvaRegs.DBTCONA.bit.EDBT3=1;      //死区定时器3使能位
    EvaRegs.DBTCONA.bit.DBTPS=0,      //死区定时器预定标因子 Tdb=37.5M/1=37.5M
     
    EvaRegs.ACTR.all=0x0999;          //设定引脚PWM1-PWM6的动作属性
   
    EvaRegs.CMPR1=0x0013;             //PWM1占空比为50%
    EvaRegs.CMPR2=0x0013;             //PWM3占空比为50%
    EvaRegs.CMPR3=0x0013;             //PWM5占空比为50%   
  • pwm1和pwm2输出
已退回2积分

回帖(2)

枫楞

2016-12-11 09:52:18
最好 仔细看看手册
举报

2016-12-14 10:36:48
引用: 216qs 发表于 2016-12-11 09:52
最好 仔细看看手册

恩,好的,前辈,波形已经弄出了啦,但是我想把各路输出先后隔开,也就说PWM1和PWM2一对先输出一段波形,停止,隔一段时间,再输出PWM3和PWM4一段波形,停止,隔一段时间下一对一次下去,知道EVB的三对弄完,最后又回到EVB的PWM1和PWM2。。。也就是时钟保证一对输出,我想问下前辈,这样可以实现吗?
举报

更多回帖

发帖
×
20
完善资料,
赚取积分