完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
查看全部评分
锆石科技 发表于 2016-7-28 11:48 您好,文档没有设置密码哦,您可以尝试使用 “ adobe reader ” 打开。
举报
132341444
dzgcs2013
打死桂园小蜜蜂
AermerYe
lovefhg
coldfiredd
goPPppo
偏移量
wsx1126
岑文
邢启阳
Charles_young
monidianlu@2012
峥晨曦
294108971
缺钙1
张倩倩
帅
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
发布讨论
FPGA做深度学习能走多远?
754 浏览 0 评论
奇怪的CPLD问题:能下载,不工作
1247 浏览 0 评论
写 Verilog 如何做到心中有电路?
369 浏览 0 评论
怎么样提高verilog代码编写水平?
544 浏览 0 评论
FPGA Verilog HDL代码如何debug?
575 浏览 0 评论
新技术VPX VME64总线介绍
5301 浏览 113 评论
电子发烧友网
电子发烧友论坛
查看 »
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-10-19 15:31 , Processed in 1.143400 second(s), Total 74, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com