【WEBENCH 大赛作品】多负载的FPGA Power Architect 设计 - TI WEBENCH论坛 - 电子技术论坛 - 最好最受欢迎电子论坛!

电子发烧友官网论坛在线研讨会活动客服QQ:3144539146
开启辅助访问 收藏本站切换到宽版

电子技术论坛»论坛 › TI WEBENCH论坛

【WEBENCH 大赛作品】多负载的FPGA Power Architect 设计

负载：
1. A3P015_Vcc 1.5 V 1 A VoutRipple=5%, SoftStart delay=1.0 mSec
2. A3P015_Vccib1 1.5 V 0.15 A VoutRipple=5%, SoftStart delay=1.0 mSec
3. A3P015_Vccib2 1.5 V 0.15 A VoutRipple=5%, SoftStart delay=1.0 mSec
4. A3P015_Vjtag 1.5 V 0.1 A VoutRipple=5%, SoftStart delay=1.0 mSec
5. A3P015_Vmv1 1.5 V 0.08 A VoutRipple=5%, SoftStart delay=1.0 mSec
6. A3P015_Vmv2 1.5 V 0.08 A VoutRipple=5%, SoftStart delay=1.0 mSec
7. A3P015_Vpump 3.3 V 0.3 A VoutRipple=9%, Group=Pump, SoftStart delay=1.0 mSec
作品地址：https://www.elecfans.com/uploads/ComDoc/20150714/55a5272b42287.pdf
【荣誉之战】是德科技邀您一起集能量，抽大奖
回复 赞

举报 使用道具

0个回复

高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

相关帖子


关闭

站长推荐上一条 /7 下一条

小黑屋|手机版|Archiver|电子发烧友 ( 湘ICP备2023018690号 )

GMT+8, 2024-11-8 08:24 , Processed in 0.560062 second(s), Total 66, Slave 47 queries .

Powered by 电子发烧友网

© 2015 bbs.elecfans.com

微信扫描
快速回复 返回顶部 返回列表