完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
相关的元器件的编号不要动，约束规则也不要动它，这样在后面的PCB板对应的位置重新走走线、
|
|
|
|
|
|
如果两个板子的相对位置一样的话，可以从已布好线的板子上用选择面板过滤出走线，复制到新PCB中，直接Ctrl+C、Ctrl+V
|
|
|
|
|
|
file -export-sub_drawing,导出你要的东西，再在另一个板子内导入sub_drawing即可
|
|
|
|
|
|
为什么我导出来后，走线的网络属性都没有 |
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1755 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
75808 浏览 319 评论
5520 浏览 1 评论
31555 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
14849 浏览 11 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8324
评论
淘帖
1620
