完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
本帖最后由 郑青松001 于 2014-3-14 14:29 编辑 前言： 又到周五，献上一贴 (发现以前发的51的帖子还有比较多人回，FPGA的好冷清..................   ),OK。。。进入主题大家都知道用FPGA实现FFT运算很快.，今天贴上一个FFT运算的使用. 一： 创建项目工程（这就跳过了） 二： 新建FFT宏 2.1 新建宏--OK 
2.2设置参数parameter
2.2.1选择器件类型Cyclone II 2.2.2设置FFT运算长度1024 2.2.3设置数据精度12位 2.2.4设置旋转因子精度12位 2.3：设置参数Achtecure
2.3.1 设置数据流突发输出or持续数据流. 2.4:设置Implementation
2.4.1主要设置选项，全局时钟，乘法器加法器的选择等 2.5：设置仿真
2.5.1勾选Generate Simulation model & Language选择 & 勾选Generate netlist 生成仿真网表 2.6：OK..Step3 Generate------------->>>>至此宏建立完成
三： 现在得就把这个IP核给控制起来，这就像一块回做FFT运算的芯片控制得满足它的时许要求 下面给出控制状态机 //------控制状态机------------------------ parameter frame=13'd1024; //FFT采样点数 parameter Idle=3'd0, Go=3'd1, Assert_eop=3'd2, Wait_state=3'd3; reg[2:0] Current_state, Next_state; reg[11:0] counter, next_counter; always@(*) begin case(Current_state) Idle: begin Next_counter<=0; if(sk_ready) begin Next_state<=Go; end else begin Next_state<=Idle; end end Go: begin if(counter Next_counter<=counter+1'b1; end else begin Next_state<=Assert_eop; Next_counter<=counter+1'b1; end end Assert_eop: begin next_counter<=0; Next_state<=Wait_state; end Wait_state: begin if(sk_ready) begin next_counter<=0; Next_state<=go; end else begin next_counter<=counter; Next_state<=wait_state; end end endcase end 四：既然把这个IP核当成一块芯片怎么可能没有管脚说明时序逻辑呢....OK----------->>>>补上
4.1.1附件FFT-datasheet 
FFT_datasheet.pdf
(1.98 MB, 下载次数: 2156
)
五： 仿真 5.1.1完成之后就得进行仿真了，设置仿真选择仿真程序
5.1.2新建仿真文件，放心testbench在生成IP核的时候已经生成了
5.1.3添加仿真文件-----之后进行全编译
5.1.4 OK，选择前后仿真，即RTL功能or时序仿真
5.1.4之后的都是自动的了.....至此------------>>>>>>>>仿真结束 六：硬件测试 --------->>>>>>>>>OVER<<<<<<<<<<
|
|
相关推荐
55 个讨论
|
|
|
为什么一直加载不了
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
51456
评论
淘帖
484
6
