|
附开发指南+电路图集+例程源码
本文叙述概括了 FPGA 应用设计中的要点，包括，时钟树、FSM、latch、逻辑仿真四个部分。 FPGA 的用处比我们平时想象的用处更广泛，原因在于其中集成的模块种类更多，而不仅仅是原来的简单逻辑单元（LE）。早期的 FPGA 相对比较简单， 所有的功能单元仅仅由管脚、内部 buffer、LE、RAM 构建而成，LE 由 LUT（查找表）和 D 触发器构成，RAM 也往往容量非常小。现在的 FPGA 不 仅包含以前的 LE，RAM也更大更快更灵活，管教 IOB 也更加的复杂，支持的 IO 类型也更多，而且内部还集成了一些特殊功能单元，包括： DSP：实际上就是乘加器，FPGA 内部可以集成多个乘加器，而一般的 DSP 芯片往往每个 core 只有一个。换言之，FPGA 可以更容易实现多个 DSP core 功能。在某些需要大量乘加计算的场合，往往多个乘加器并行工作的速度可以远远超过一个高速乘加器。 SERDES：高速串行接口。将来 PCI-E、XAUI、HT、S-ATA 等高速串行接口会越来越多。有了 SERDES 模块，FPGA 可以很容易将这些高速串行接口集成进来，无需再购买专门的接口芯片。 CPU core：分为 2 种，软 core 和硬 core。软 core 是用逻辑代码写的 CPU 模块，可以在任何资源 足够的 FPGA 中实现，使用非常灵活。而且在大容量的 FPGA 中还可以集成多个软 core，实现多核并行处理。硬 core是在特定的 FPGA 内部做好的 CPU core，优点是速度快、性能好，缺点是不够灵活。 不过，FPGA 还是有缺点。对于某些高主频的应用，FPGA 就无能为力了。现在虽然理论上 FPGA 可以支持的 500MHz，但在实际设计中，往往 200MHz 以上工作频率就很难实现了。 纯分享贴，有需要可以直接下载附件获取完整资料！ （如果内容有帮助可以关注、点赞、评论支持一下哦~） 
0
|
|
|
相关推荐
最近下载过的用户(1)
|
|
扫一扫，分享给好友
电子发烧友网
电子发烧友论坛
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
724
淘帖
4205
