【FPGA设计实例】基于FPGA的数字示波器设计

FPGA

本帖最后由 eehome 于 2013-1-5 10:03 编辑

数字示波器

数字示波器有许多优点，如超过其模拟对口捕获单一事件的能力，并显示在触发之前发生的事情。

你可以建立简单地一起挂钩ADC和FPGA的数字示波器。
这种特殊的设计采用了一个100MHz的闪速ADC，所以我们正在建立一个100MSPS（大样本每秒）示波器。

这个示波器的设计很有趣，因为它显示了如何强大和实用的现代FPGA可以。但如果你是新的FPGA技术，记住这一点，这不是最简单的设计，以了解关于这个站点。

HDL设计

或如何创建示波器在FPGA内部逻辑。
一部分1 -设计FIFO为主。
第2部分 -基于RAM的设计。
3部分 -触发机制。
第4部分 -更多的功能。
硬件

这种设计是创建使用华而不实板。
还就如何建立一个简单的示波器的“动手”的页面。
软件

历史，功能，屏幕截图。
也看到干涉条纹页。
截图

这里有一个27MHz的信号来看，在100MHz采样和重建使用的“样品等效时间”技术。

【FPGA设计实例】基于FPGA的数字示波器设计

【FPGA设计实例】基于FPGA的数字示波器设计.pdf (103.87 KB, 下载次数: 2240 )