arm学习宝典

仿真

`arm学习宝典 verilog examples resource code 【例3.1】4 位全加器module adder4(cout,sum,ina,inb,cin); output[3:0] sum; output cout;input[3:0] ina,inb; input cin; assign {cout,sum}=ina+inb+cin; end module【例3.2】4 位计数器 module count4(out,reset,clk); output[3:0] out; input reset,clk; reg[3:0] out; always @(posedge clk) begin if (reset) out<=0; //同步复位 else out<=out+1; //计数
end end module 【例3.3】4 位全加器的仿真程序` timescale 1ns/1ns `include "adder4.v" module adder_tp; //测试模块的名字 reg[3:0] a,b; //测试输入信号定义为reg 型reg cin; wire[3:0] sum; //测试输出信号定义为wire 型 wire cout;
integer i,j; adder4 adder(sum,cout,a,b,cin); //调用测试对象
always #5 cin=~cin; //设定cin 的取值 initial begin a=0;b=0;cin=0;
for(i=1;i<16;i=i+1)
#10 a=i; //设定a 的取值 end 完整资料下载

游客，如果您要查看本帖隐藏内容请回复

`

星寻 · 2013-10-13 00:38:04

怎么下载的啊？？

王校长 · 2013-10-14 19:50:06

是不是好东西看了再说

2013-11-3 15:44:16

DDDDDDD

李梁 · 2014-4-24 10:57:41

asdasdasdasdasdasdasd

Gefu · 2014-4-25 09:02:12

好东西，走过不可错过

苏宸 · 2014-4-25 16:43:57

11111111111

苏宸 · 2014-4-25 16:44:59

这是verilog吧。。。。。。。。。。。。。

李超 · 2014-4-25 20:04:54

谢谢，先看看

蔡小林 · 2014-6-18 22:24:20

谢谢lz，很好很强到

yan_zb2265 · 2014-6-20 18:48:21

下了就要说感谢。

浅色夏沫 · 2014-6-20 23:11:11

太好了，初学者最需要

vampire_wanght · 2014-6-22 09:55:37

a

a{:1:}a{:1:}a{:1:}a{:1:}a{:1:}a{:1:}a{:1:}a{:1:}a

东方斌 · 2014-6-22 20:08:07

不错！谢谢楼主的分享啊！

东方斌 · 2014-6-22 20:09:04

不错！谢谢楼主的分享啊！

东方斌 · 2014-6-22 20:09:44

不错！谢谢楼主的分享啊！

fulong · 2014-6-24 09:02:14

感谢楼主分享！！

灾难的征兆 · 2014-6-25 16:25:37

不错哦不错哦哦哦哦哦哦哦哦哦哦哦

yuzhiwen728 · 2014-7-9 17:51:48

顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶！

suzongzhao · 2014-9-13 18:56:32

好期待，资料很丰富

yltech · 2014-9-18 16:26:12

滴答滴答滴答滴答滴答滴答滴答滴答滴答滴答滴答滴答滴答滴答滴答滴

搜索历史

arm学习宝典

相关推荐

61 条评论

评论

精选推荐

站长推荐 /6