发帖

[资料]

【锆石A4 FPGA试用体验】触摸按键

2016-9-4 23:19:14 4641 触摸按键

0 本帖最后由 hhxdianzi 于 2016-9-5 09:47 编辑今天看了一下板子触摸按键部分，触摸按键的原理是手指触碰PCB导致寄生电容变化，从而引起充电时间的变化，这个相信很多小伙伴都有了解。锆石A4 FPGA 开发板上面的触摸按键是通过触摸芯片TTP226 检测。TTP226可选直连、矩阵和串行这三种模式，直连可输入8路Pad触摸按键，开发板采用的便是此模式，不过开发板只用了4路。另外此芯片可选择64阶灵敏度、可选输出类型、可选输出的有效电平，刷新速率约50Hz，而且带自校准，详细参数详见。但是开发板上貌似采用默认模式，裁剪了很多功能，不能使用FPGA的管脚去配置TTP226。以下是锆石A4 FPGA开发板触摸按键部分电路：没连接的配置接口默认电平如下：以下是TTP226datasheet里面的典型电路：特别需要注意的是：在上电之后有一段稳定时间，在此期间不要触摸键区(key-pad)，且功能无效，TTP226 的是0.8~1.0秒。由于手册自动去抖动这里介绍不是很详细，因此自己写了一个触摸按键的驱动，兼容机械按键。以下是锆石A4的按键驱动： //--------------------------------------------------------------------------- //-- 逻辑功能实现 //--------------------------------------------------------------------------- //时序电路，用来key_in_r寄存器赋值 always @ (posedge CLK_50M, negedge RST_N) begin if(!RST_N) //判断复位 key_in_r <= 8'h00; //初始化key_in_r值 else key_in_r <= KEY; //将按键的值赋值给key_in_r end assign key_press = key_in_r ^ KEY; //检测按键有没有变化 //时序电路，用来给time_cnt寄存器赋值 always @ (posedge CLK_50M, negedge RST_N) begin if(!RST_N) //判断复位 time_cnt <= 21'h0; //初始化time_cnt值 else time_cnt <= time_cnt_n; //用来给time_cnt赋值 end //组合电路，实现20ms的定时计数器 always @ () begin if(time_cnt == SET_TIME_20MS \|\| key_press) //判断按键有没有变化、时间有没有到 time_cnt_n = 21'h0; //如果到达20ms或者按键有了变化,那么定时计数器将会被清零 else time_cnt_n = time_cnt + 1'b1; //如果未到20ms或者按键没有变化,那么定时计数器将会继续累加 end //时序电路，用来key_out寄存器赋值 always @ (posedge CLK_50M, negedge RST_N) begin if(!RST_N) //判断复位 key_out <= 8'h00; //初始化key_out值 else key_out <= key_out_n; //用来给key_out赋值 end //组合电路，每20ms接收一次按键的值 always @ () begin if(time_cnt == SET_TIME_20MS) //判断20ms时间 key_out_n = key_in_r; //如果到达20ms,接收一次按键的值 else key_out_n = key_out; //如果未到20ms,保持原状态不变 end assign LED = key_out; //将消抖的按键值赋值给LED 复制代码如果多个按键同时按下可能会导致去抖动的延时出问题，也没有加以验证。自己写的有些复杂了，使用了状态机，参考了之前看过的小梅哥的按键的视频，利用两个寄存器判断上升沿和下降沿，先熟悉一下，在后续信号输入检测环节中会用到。以下是按键检测模块代码： module KEY ( Clk, Rst_n, Key_In, Key_Value, Key_Flag ); input Clk,Rst_n; input Key_In; output reg Key_Value; output reg Key_Flag; reg Key_Last; reg Key_Now; wire Pedge; wire Nedge; always@(posedge Clk or negedge Rst_n) if(!Rst_n) begin Key_Last <= 1'b0; //下拉的按键，默认低电平 Key_Now <= 1'b0; end else begin Key_Now <= Key_In; Key_Last <= Key_Now; end assign Pedge = Key_Now & (!Key_Last); assign Nedge = (!Key_Now) & Key_Last; reg Fil_Start; reg [22:0]Fil_Cnt; always@(posedge Clk or negedge Rst_n) if(!Rst_n) Fil_Cnt <= 23'd0; else if(Fil_Start == 1) Fil_Cnt <= Fil_Cnt + 1'b1; else Fil_Cnt <= 1'b0; parameter Fil_Tim = 23'd1_000_000;//默认20ms，最大值8388607 reg Fil_Over; always@(posedge Clk or negedge Rst_n) if(!Rst_n) Fil_Over <= 1'b0; else if(Fil_Cnt == Fil_Tim) Fil_Over <= 1'b1; else Fil_Over <= 1'b0; localparam Wait_Down = 2'd0, Down_Fil = 2'd1, Wait_Up = 2'd2, Up_Fil = 2'd3; reg [1:0]Key_State; always@(posedge Clk or negedge Rst_n) if(!Rst_n) begin Key_State <= Wait_Down; Fil_Start <= 1'b0; Key_Value <= 1'b0; Key_Flag <= 1'b0; end else case(Key_State) Wait_Down: if(Pedge) begin Key_State <= Down_Fil; Fil_Start <= 1'b1; Key_Value <= 1'b0; end else begin Key_State <= Wait_Down; Key_Value <= 1'b0; end Down_Fil: if(Fil_Over == 1) begin Key_State <= Wait_Up; Fil_Start <= 1'b0; Key_Flag <= 1'b1; end else if(Nedge) begin Key_State <= Wait_Down; Fil_Start <= 1'b0; end else Key_State <= Down_Fil; Wait_Up: if(Nedge) begin Fil_Start <= 1'b1; Key_State <= Up_Fil; end else Key_State <= Wait_Up; Up_Fil: if(Fil_Over == 1) begin Key_State <= Wait_Down; Fil_Start <= 1'b0; Key_Value <= 1'b1; Key_Flag <= 1'b0; end else if(Pedge) begin Key_State <= Wait_Up; Fil_Start <= 1'b0; end else Key_State <= Up_Fil; endcase endmodule 复制代码代码传进来之后格式就变了，大家凑活看吧，如果有问题或者有多余的地方，请指出。以下是仿真结果：我在Top实例化了4个按键，支持多个按键同时按下，这也得益于FPGA的并行的特点，由于个人习惯，现在按键不支持连按事件，每次抬起才算一次按键事件，效果图如下： Quartus II 15的安装和破解相对简单一些，需要的小伙伴请留意一下，安装Quartus II 15的时候选择安装Modelsim Altera Starter 10.3d，这个是免费的，不需要破解，也不用单独安装，用着暂时没有问题。https://yunpan.cn/cMDaWi8u99bub 访问密码 5b31 最后感谢电子发烧友和锆石的资源，菜鸟学习中，如果大家有更好的方案也欢迎指导！ 0
举报淘帖0 只看该作者相关推荐 • 【锆石A4 FPGA试用体验】锆石A4智能家庭娱乐系统-结项报告 4438 • 【锆石A4 FPGA试用体验】初识锆石A4 FPGA开发板 3871 • 【锆石A4 FPGA试用体验】触摸按键与流水灯 3942 • 【锆石A4 FPGA试用体验】锆石A4 FPGA弹奏世界名曲 5216 • 【锆石A4 FPGA试用体验】锆石科技-A4 FPGA开发板开箱鉴赏 10983 • 【锆石A4 FPGA试用体验】锆石科技-A4 FPGA开发板开箱鉴赏-您将得到的是一门技术 4600 • 【锆石A4 FPGA申请】锆石 A4 FPGA VR体感势能交互仪 2145 • 【锆石A4 FPGA申请】基于锆石A4 FPGA开发板的逻辑电路模拟与检测装置 2012 • 【锆石A4 FPGA试用体验】——小炮与锆石A4的故事（5）——A4数码管实验 3173 • 【锆石A4 FPGA试用体验】DA外设实验 3323 4条评论发表评论只看该作者

郝会轩 · 2016-9-4 23:25:30 沙发沙发自己坐、如有修改内容见此层、、、

赞回复举报

jinyi7016 · 2016-9-5 09:47:53 板凳 15 的64位可以和谐成功么？13.1的64位和谐不成功。

赞回复举报

郝会轩 · 2016-9-5 09:59:05 4^# 本帖最后由 hhxdianzi 于 2016-9-5 10:00 编辑 jinyi7016 发表于 2016-9-5 09:47 15 的64位可以和谐成功么？13.1的64位和谐不成功。我电脑64位WIN7，可以的，用着暂时没问题。14之后的版本都不支持32位系统了，都是64位的。具体还能安装到什么系统也没有测试，请参考安装包里的破解文件，这里放两张图仅供参考。

赞回复举报

agdhun · 2016-9-5 11:25:09 5^# 本帖最后由 agdhun 于 2016-9-5 11:27 编辑芯片内不弱上拉

赞回复举报

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

发资料

精选推荐

如何使用CAN通信如何实现对变频器的控制？

1673 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

1428 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

1644 浏览 0 评论
FPGA做深度学习能走多远？

941 浏览 0 评论
奇怪的CPLD问题：能下载，不工作

2433 浏览 0 评论

热门帖

高速总线背板设计

1499 浏览 38 评论
新技术VPX VME64总线介绍

5698 浏览 113 评论

快速回复 返回顶部 返回列表

关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

返回 FPGA|CPLD|ASIC论坛

回复

关闭

站长推荐 /6

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航

kUrl+"'"+',\'get\', 0)">发私信' : "" )+ '') } }); })(jQuery);