完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
1. 鼠标设定: 在ALLEGRO视窗 LAYOUT时,每执行一个指令例:Add connect, Show element等鼠标会跳到Option窗口,这样对layout造成不便.
1) 控制面版>滑鼠之移动选项中,指到预设按钮(或智慧型移动):取消“在对话方块将滑鼠指标移到预设按钮”设置 2. Text path设置: 在ALLEGRO视窗 LAYOUT时,不能执行一些指令:Show element, Tools>report… 1) 应急办法:蒐寻一个相应的log文档copy到档案同一路径即可. 2) Setup>User Preference之Design_Paths>textpath项设為:C:cadancePSD_14.1sharePCB/text/views即可. 3. 不能编辑Net Logic. 1) Setup>User Perference之项选择logic_edit_enabled,点选為允许编辑Net Logic, 默认為不能编辑Net Logic. 4. 转gerber前需update DRC,应尽量将DRC排除,有些可忽略的DRC如何消除? 1) logo中文字所產生的K/L error,可另外增加一个subclass,这样该文字不用写在ETCH层,可消除K/L error. 2) 有些可忽略的P/P,P/L 的error,可给那些pin增加一个property---NO_DRC, 操作:Edit/Properties,选择需要的pin,选NO_DRC, Apply, OK 5. 对某些PIN添加了”NO DRC”的属性可ERRO并不能消除﹐这是為什么? 1) “NO DRC”属性只争对不同的网络﹐对相同的网络要清除ERRO,可设定Same net DRC 為off. 6. 如何Add new subclass: 1) Setup>Subclass之Define Subclass窗口选Class,点add”New subclass” 通常用到的new subclass有:GeometryBoard Geometry之Top_notes, Bottom_notes, Gnd_notes, Vcc_notes等。其作用為gerber中Log之Title/Page name所放层面。 7. 对differential pair nets 之”net space type” properties应怎样设定? 1) 先设定对net 设定一differential pair property, 2) 再在constraints system 控制面板中选择spacing rule nets 栏的attach property nets,并在allegro 窗口control panel的find by name 下选择 property, 3) 选取相应property, 4) 再对其套用spacing rule 即可. 8. Hilight时的两种不同的显示方式(实线和虚线) 1) 在setup>user preferences>display中,勾上display_nohilitefont,则以实线显示,不勾则虚线显示,实线比较容易看清 9. 怎样更新Allegro layout窗口下的tool bar和display option设定 1) View>customization>tool bar中,勾上欲显示在窗口中的内容;欲锁住右边display option窗口,在view>customization>display option中选locked_right.这样重开一个ALLEGRO窗口时就会恢复上一次的设定. 10. Color and Visibility 视窗过长,有的人在使用一阵子后会发现Color and Visibility 视窗过长不好关掉其视窗,这时有两个方法可解决. 1) 关掉 Allegro程式然后删掉pcbenv路径下的allegro.geo,再进 Allegro 就会重设其视窗 2) 将Allegro.geo 档中的Form.cvf_main 改其值 60 40 0 430 11. 开啟allegro时,会自动在桌面上生成allegro.jrl档,怎麼解决? 可能的情况:环境变数中将temp路径设成了桌面 1) 环境变数中将temp应设成:%USERPROFILE%Local SettingsTemp 2) Setup>User Perference之Design_Paths>textpath项设成了桌面 12. 当我们要RENAME背面元件时不成功 1) 选Edit/property,选中背面所有元件(FIND中选component),分配一个auto_rename属性,然后再rename一次. 13. Rename 1) Setup/user preference editor/misc/fst_ref_des可以设数值如501,它代表的意思是元件Rename后是从501开始如C501,R501等等。 14. 我们在走线时﹐经常碰到这样的问题﹒走线时候我们渴望RATS显示随著走线而改变﹐以便走线﹒ Setup/Drawing options之Display中的Ratsnest Points有两选项﹕ 1) Pin to Pin (Rats在Pin之间显现) 2) Closest end point (Rats随走线改变显示) 15. 怎样复制多个有规律的VIA 1) 点COPY在右命令栏X,Y中输入VIA的个数,则间距以PIN舆PIN之间距為准. 16. 有时打开allegro窗口,menu会反白无效. 1) 将不是系统路径(c:cadencepsd_14.1sharepcbtextcuimenus)下的men文档删除,再更新系统路径下的men文档, 2) 再重新开一个allegro窗口. 17. Stroke的使用 1) Setup>User Preferences…>UI:no_dragpopup, 若勾选用右键画stroke图形就可实现快捷功能﹐默认状态為须用CTRL+右键才可实现Stroke功能 18. 如何将Help file、可执行程式掛在Allegro Menu上? 1) 将LayoutserverFUser14747Menu File下的*.men档Copy to: C:CadencePSD_14.1SharePcbTextcuimenus下, 2) 将Pcb_server2PcblHelp File下的Help file Copy to C:CadencePSD_14.1SharePcbHelp下。掛上去的Help file就可以执行了。 19. Menu之Path设置。 1) Setup>User Preferences之Ui_paths 选menupath项,其默认Path為当前路径和C:CadencePSD_14.1SharePcbTextcuimenus,当你要改变Menu时,建议新增一个Menu路径以防损坏系统的Menu. 20. env中快捷键的保留 1) 将C:Pcbenv 下的env档中alias项Copy to: C:CadencePSD_14.1SharePcbText下的env档中。即可保留你在env中的快捷键设置。 21. 在进行SUB_DRAWING时﹐同一个内容会有两个相同名字﹐有时也无法打开 1) 在SETUP/下的CLIPPATH路经只设当前路径﹐别的去掉 22. 定义某部分区域不能有测试点 1) 在Manufaturing/no_probe_bottom这层加上一块SHAPE则可.当用Route/Testprep/create Probe来create这块区域的测试点时会失败,出现的提示為:Pin out of bounds. 23. Allegro Lib里的pad有更改﹐而在做零件的视窗replace不了该pad﹐即使删掉该pad重新叫进来也不能update﹒ 1) 把该pad的坐标先记下来﹐然后把该种pad删掉﹐ 2) 选toos/padstack/modify design padstack…在弹出的窗口中选purge/all,再在弹出的窗口中选yes,之后再重新叫进该pad就ok了. 24. 对於VCC,GND等这些线宽要求较高的信号, 在pin脚比较小,比较密的IC上走这些信号时就很容易產生line to line的错误,如果只是单纯的把线宽改小了来走也会產生L/W的错误. 1) 在设这些信号的rule时,在constrain system master下的physical (line/vais)rule set etch value下,把min line width设為VCC, GND等信号一般要走的线宽值, 2) min neck width设為那些特殊IC能走的线宽值, 3) max neck length设為这段线宽减少了的线可以走多长. 4) 然后在这些信号套上这个rule.以后在走线时就可以把特殊IC上的VCC,GND等信号的线宽改為刚才所设的那个min neck width值而不会出错. 25. 做零件时无法放置PAD 1) 可能是右边display窗口的option栏: Inc 和Text block项数字為零﹐将其改為自然数则可 26. 做金手指零件时﹐REF*等五项内容摆放的层面(Assembly_Top OR Assembly_Bottom) 1) 当金手指的两面做成同一个零件中时﹐REF*等五项内容只放在Assemble_top 层﹔ 2) 当金手指的两面分开来做成两个零件﹐对於Top层的零件﹐其REF*等五项内容放在Assembly_Top层﹐对於Bottom层的零件﹐其REF*等五项内容放在Assembly_Bottom层 27. 在board file中replace不同封装的零件? 1) 先给要replace的零件增加一属性----Edit/Property, 选择temporary package symbol, apply. 2) 再执行指令: place/replace SPECCTRAQuest Temporary/symbol. Replace的零件要与原来的temporary symbol的pin count一样 28. 开啟Allegro视窗时,等待很长时间,在command视窗提示Function未找到等资讯。 1) 将Pcbenv下的不常用之skill file delete掉,把 Allegro.ilint 档内的相应之Load “*.il”行delete掉。 29. Z_COPY命令在shape symbol和flash symbol格式中不能使用. 1) 在setup>drawing size>type去变换工作平臺的格式到可以使用Z_COPY的格式,用后再变回来即可.可省去subdrawing的繁琐. 30. 如何保护自己的Project。 1) Allegro14.2中Allegro Design Expert之Editor. File>Properties选择Password. 输入密码,再钩选Disable export of design data项,这样你的Project就不会被人盗用了。 |
|
相关推荐 |
|
你正在撰写讨论
如果你是对讨论或其他讨论精选点评或询问,请使用“评论”功能。
2218 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...
76518 浏览 320 评论
5534 浏览 1 评论
31766 浏览 2 评论
李增老师:Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查
15088 浏览 11 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-2 14:28 , Processed in 0.659355 second(s), Total 56, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号