[资料]

脉冲信号正常与否的判断（附全部verilog源码）（by 大飞）

2013-10-26 23:24:06 16007

本帖最后由 Bob-Liu 于 2018-5-2 16:42 编辑

1. 讲废话

最近闲得蛋疼，翻阅了一下以前的项目笔记，想起去年折腾的一个小玩意儿。记得当时是由于项目需要，boss找到我，说主板上有一个单片机，会发出heartbeat信号（就是MCU等一些芯片的心跳信号，只要芯片活着，就会一直发送固定频率的脉冲出去，如果芯片挂了，heartbeat就一直为0或1），能不能用CPLD判断这个信号是否处于正常状态？（说白了，也就是判断单片机是否还活着）。于是着手研究了一下这个heartbeat信号，用示波器测了一下，是一个标准的脉冲，频率为1HZ，占空比为50%，捯饬了两个小时，给出的解决方案是：每3s钟，计算一次上升沿的个数，如果此数值等于0，则heartbeat信号异常（用0表示），否则heartbeat信号正常（用1表示）。
   把这个问题和方案贴出来，一是觉得实用性比较强，以前也没有看到有人做过，二是此解决方案对于其他同类问题有启发作用，只要弄懂此个案，其他问题也会触类旁通，易于解决。
   现在给出方案的verilog源码，供大家研究，代码已通过项目验证，可靠好用。

2. 晒干货

ps. 带★号处可根据需要进行修改.

/******************************************************************************************
Author:  Bob Liu
E-mail： shuangfeiyanworld@163.com
Device:  LCMX0256C-3T100C
Tool:    Diamond 1.1
Function:判断脉冲输入信号是否正常
Version:  2012-1-11 v1.0
******************************************************************************************/
module pulse_in_status (
                                          input          CLK,                   // 基准时钟,50M
                                          input          pulse_in,             // 被测脉冲
                                          output reg    pulse_in_status    // 指示被测脉冲正常与否，1表示正常,0异常
                                       );
reg [1 :0] temp;  // 电平值寄存器
reg [31:0]  CNT,CNT2;
reg [3 :0] pos_edge; // 上升沿个数
parameter delay = 50_000;

always @ (posedge CLK)
begin
   //==============================================================
   //检测被测脉冲的边沿（带消抖）
   //==============================================================
   if(CNT==5*delay) // ★ 延时5ms,此延时时间应大于脉冲抖动时间（一般为ms级），小于被测脉冲的半个时钟周期
      begin
            temp[0] <= pulse_in;  // 保存pulse_in信号的当前状态值
            CNT <= 0 ;
      end
   else
      begin
            temp[1] <= temp[0]; // 保存pulse_in信号的前一状态值
            CNT <= CNT+1 ;
      end

   //==============================================================
   //检测被测脉冲3s之内的上升沿个数，此数值等于0，则表示被测脉冲异常，否则为正常
   //==============================================================
   if(CNT2==3000*delay) // ★ 3s之内判断上升沿个数，如果依然为0，说明pulse_in脉冲信号异常，否则正常.
      begin
            if(pos_edge==0)
                  begin
                     pulse_in_status <= 0; // pulse_in脉冲信号异常
                     CNT2 <= 0; //复位计时寄存器
                  end
            else
                  begin
                     pulse_in_status <= 1; // pulse_in脉冲信号正常
                     CNT2 <= 0; //复位计时寄存器
                     pos_edge <= 0;  //清空上升沿个数寄存器
                  end
      end
   else
      begin
            CNT2 <= CNT2+1;  //计时
            if(temp==2'b01)  // 如果检测到pulse_in的一个上升沿，上升沿个数计数器pos_edge加1
                  begin
                     pos_edge <= pos_edge+1;
                  end
      end
end

endmodule

3. 扯犊子

以上源码，可适用于不同频率脉冲信号的判断，占空比不是关键点，如果你的脉冲信号是10HZ（占空比任意），即时钟周期为0.1s，那么你可以判断0.3s内脉冲的个数，从而判别此脉冲输入是否正常，只需修改代码中带★号的地方即可。

欢迎围观，留言，拍砖！如有雷同，纯属扯淡！

楼主原创帖汇总：
1.  单总线传输协议b2s （附全部verilog源码）
2.  脉冲信号正常与否的判断（附全部verilog源码）
3.  基于CPLD/FPGA的呼吸灯效果实现（附全部verilog源码）
4.  “同频异宽”脉冲的选择（附全部verilog源码）
5.  基于verilog的分频器设计 (可实现任意整数分频) (附全部源码)
6. 《ZedBoard高手之路》入门篇视频教程

7.《FPGA设计中的黑盒设计与使用》视频教程

如果对FPGA开发感兴趣，可加入《FPGA开发者联盟》QQ群：485678884
或通过QQ手机版扫描以下二维码加群：

也可以加入微信公众号“FPGA攻城狮之家”，接收FPGA相关技术知识推送。

评分

参与人数 1	积分 +5	收起理由
A670521546	+ 5	您的帖子很精彩,期待您分享的下一个帖子!.

查看全部评分

举报 淘帖0 只看该作者

相关推荐

22条评论 发表评论只看该作者

vvg · 2013-11-19 20:54:32 沙发果然是干货啊

赞回复举报

Cresta · 2013-11-19 22:48:53 板凳用一颗LED是不是也能解决问题呢

赞回复举报

Cresta · 2013-11-19 22:49:23 4^# 用一颗LED是不是也能解决问题呢

赞回复举报

刘强 · 2013-11-19 23:07:39 5^# Cresta 发表于 2013-11-19 22:48 用一颗LED是不是也能解决问题呢一般情况下，这样做当然也是可以的。但如果是作为一种自动化管理，如在服务器上，管理者不可能没事儿就进机房打开服务器机柜，看一下板子上那个LED是否还在闪烁，大部分情况是通过远程方式进行管理，去读取和记录每一个硬件的工作状态。

赞回复举报

陆柱立 · 2013-11-21 10:18:51 6^# verilog还有些写看不懂，，正在学

赞回复举报

浩波 · 2013-11-25 10:20:47 7^# 路过。

赞回复举报

czx5685419 · 2013-11-30 22:17:41 8^# 网上提到过这个问题就是用在庞大的服务器里这方案不错

赞回复举报

czx5685419 · 2013-11-30 22:18:43 9^# 网上提到过这个问题就是用在庞大的服务器里这方案不错

赞回复举报

cofiber · 2013-12-12 13:14:05 10^# 绵阳超光通信，主营光开关，偏振控制器，光衰减器，光延迟线，联系qq:1793134731(小唐)

赞回复举报

★★★→★ · 2013-12-16 14:47:48 11^# 菜鸟学习中

赞回复举报

雷达信号处理 · 2013-12-16 20:49:51 12^# 我也学一学。

赞回复举报

头像被屏蔽 · 2013-12-22 14:47:22 13^# 提示: 作者被禁止或删除内容自动屏蔽

赞回复举报

钱门振 · 2014-1-1 13:46:19 14^# 好东西，谢谢分享

赞回复举报

尹帅 · 2014-1-6 18:35:21 15^# {:23:}{:23:}学习学习

赞回复举报

十月风城 · 2014-3-22 21:57:55 16^# 用CAN的周期报文就可以了！

赞回复举报

刘强 · 2014-3-27 18:51:24 17^# 十月风城发表于 2014-3-22 21:57 用CAN的周期报文就可以了！ CAN bus还没弄过

赞回复举报

孙伟 · 2014-12-28 23:56:02 18^# 有用，看了一个编码器采集测速对A、B相信号做了这样滤波处理！！

赞回复举报

Kan Chan · 2015-2-16 09:50:29 19^# 好东西，谢谢分享...................

赞回复举报

小小Y不小心 · 2015-5-1 10:32:45 20^# 学习一下，，，，，，，，，，，

赞回复举报

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

12 / 2 页下一页

发资料

精选推荐

通过vivado来实现串口通信（Verilog语言）

1552 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4

1079 浏览 0 评论
如何使用CAN通信如何实现对变频器的控制？

2633 浏览 1 评论
想请教一下华芯拓远的工程师关于ASIC芯片调试软件的问题

2323 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？

2593 浏览 0 评论

搜索历史

脉冲信号正常与否的判断（附全部verilog源码）（by 大飞）

评分

评论

精选推荐

热门帖

站长推荐 /7