![版主推荐](https://staticbbs.elecfans.com/static/image/stamp/008.gif)
1、学习一下现有板的相关设定规则。包括整体信号线宽度、过孔内外径大小、通孔暗孔的选择等等。
2、学习一下现有板的布局布线技巧。着重对SDRAM、FLASH、S3C2440三个IC的位置进行考虑。对布线中工作量最大的线,可能影响板子质量的线做到心中有数。是否采用总线布线法。
3、S3C2440引脚的扇出。如何把引脚比较合理的引出,而不仅仅是单纯引出。其中的 电源线地线65,信号线224,如何合理的实现扇出?对于ADDR总线、DATA总线、其他线的想法,应有思考。一般BGA中心的Pin都是电源地,需要逐个就地扇出,并打过孔;外围两圈的Pin可以不打过孔,尽量通过表层走线,这也需要外围器件布局的配合才能实现,在向里的2-3圈Pin需要就地打孔扇出,走线基本上要走L3或L4或Bottom层。
4、对此运行400MHz的高速数字 电路系统多层板,应不应当进行信号完整性分析及如何分析。
5、 PCB的叠层顺序。
6、电源的分割,一般的BGA都有IO电压和Core电压,需要在电源层将其分隔开。
7、阻抗的控制,如果BGA的某些信号线需要特殊阻抗,要注意线径和线宽,并计算好阻抗,连同PCB的Stack一起计算。
8、其它,如时钟的处理,信号的延迟等,根据情况特殊处理。
……
这是一个全新的挑战,新的开始。即将见证,原理图到PCB到底有多远。
-----------5.24
布局参考TQ的,勉强布完线。信号完整性未分析。
叠层顺序:S-G-S-S-P-S。
信号线宽:5mil。
过孔:内径8mil,外径16mil。线间距:10mil。无埋孔盲孔。全部覆绿油。
差分对线两对:USB的DN0/DP0,DN1/DP1。
重要的线:存储器的地址线及数据线。
单个网络过孔数量极限:5个。
-------------------------------------------附图------------------------------------------------top:
GND:
S1:
S2:
Power(VDD33V/VDD1.25V):
Bottom:
Top Overlay:
Bottom Overlay:
--------------------------------------------------------------------------------------------------
画板4周,审核1周,打板4周,贴片2周……
漫长的等待过后终于拿到了板子,NOR FLASH启动很顺利,也不存在信号完整性问题。
0
|
|
|
|
![](https://staticbbs.elecfans.com/static/image/smiley/default/loveliness.gif) 好牛叉 很漂亮 现在实物的电磁兼容如何
|
|
|
|
|
我什么时候能这么牛吖
|
|
|
|
|