rockchip RK3226硬件开发指南

电路

`rockchip RK3226硬件开发指南
1 系统概述
1.1 概述
RK3326是一颗高性能的四核处理器芯片，可应用于平板、智能音频设备。
RK3326内置多种功能强大的嵌入式硬件引擎，为高端应用提供了优异的性能，支持几乎全格式的H.264
1080p@60fps解码，支持H.265 1080p@60fps解码，也支持h.264 1080p@30fps编码，以及高品质的JPEG的编
/解码。
RK3326内置3D GPU，能够完全兼容OpenGL ES1.1/2.0/3.2、DirectX 11.1、OpenCL 2.0和Vulkan 1.0。
特殊的MMU 2D硬解码器能最大限度地提高显示性能，提供流畅的体验操作。
RK3326具有高性能的存储器接口（DDR3/DDR3L/DDR4/LPDDR2/LPDDR3），能够提供高内存带宽

2 原理图设计建议
2.1 最小系统设计
2.1.1 时钟电路
RK3326芯片内部的振荡器电路与外置的24MHz晶体一起构成系统时钟，如图2-1所示。

图 2–1 RK3326 晶体连接方式及器件参数
RK3326 32.768KHz时钟要求
参数规范描述
最小最大单位
频率 32.768000 kHz
频率偏差 +/-30 ppm Frequency tolerance
工作温度 -20 70 ℃
占空比 50 %

2.1.2 复位电路
RK3326芯片内部集成POR(Power on Reset)电路，低电平有效，电容C1100用来消除抖动，布局时请靠
近RK3326放置。为保证芯片稳定和正常工作，所需的最短复位时间为100个24MHz主时钟周期，即至少4us以
上。

2.1.3 系统启动引导顺序
RK3326芯片的系统启动引导顺序优先级从高到低依次为：
 Nand FALSH
 eMMC FLASH
 SFC/SPI FLASH
 SDMMC CARD
 USB OTG

2.1.4 系统初始化配置信号
RK3326中有两个重要信号，需要在上电前配置完毕，分别是VCCIO6（FLASH）电源域的IO电平以及
JTAG/SDMMC复用功能控制管脚。
RK3326 VCCIO6电源域的IO电平模式需要配置，因为其属于FLASH电源域，在系统引导时会用到，所以
在系统启动的时候，必须先通过硬件配置来指定默认电平模式，而无法通过寄存器操作去调整，配置如表
2-3所示。
RK3326为减少IO引出，所以将JTAG功能与SDMMC功能复用在一起，需要通过管脚来切换输出方式，配置
如表2-3所示：
信号名内部上下拉描述
FLASH_VOLSEL 上拉
FLASH(VCCIO6)电源域驱动强度选择，仅在上电时有效：
0：IO电平模式为3.3V；
1：IO电平模式为1.8V（default）；
SDMMC0_DET 上拉
JTAG管脚复用选择控制信号：
0：识别为SD卡插入， SDMMC/JATG/UART管脚复用为SDMMC输出；
1：识别为SD卡未插入，SDMMC/JATG/UART管脚复用为
JTAG/UART输出（default）；

2.1.6 DDR电路
 2.1.6.1 DDR控制器介绍
Rev 1.1
16
RK3326 DDR控制器接口支持JEDEC SDRAM标准接口，控制器有如下特点：
 支持DDR3/DDR3L/DDR4/LPDDR2/LPDDR3等标准；
 提供一个32bit的DDR控制器接口，支持数据总线位宽32bit/16bit可配置，地址总线最大支持
16bit；
 支持的最大DDR容量为4GB；
 支持Power Down、Self Refresh等低功耗模式；
 2.1.6.2 DDR拓扑结构与连接方式
以LPDDR3为例，RK3326的SDRAM拓扑结构如图2-4所示:

2.1.6.3 DDR上电时序要求
RK3326 DDR控制器仅包括一组电源：
DDRIO_VDD：DDR控制器的Core供电、接口I/O供电以及缓冲器电源；
DRAM颗粒包括两组电源，上电时序请参考JEDEC标准

2.1.7 eMMC电路
 2.1.7.1 eMMC控制器介绍
RK3326 eMMC接口支持eMMC 4.51,并兼容4.41，5.0和5.1协议的器件，控制器有如下特点：
 支持SFC FLASH、Nand FLASH与eMMC FLASH；
 支持1-bit，4-bit和8-bit三种数据总线宽度；
 最高支持HS200模式，但是不支持CMD Queue；

2.1.8 SPI电路
 2.1.8.1 SPI控制器介绍
RK3326芯片中有2个SPI控制器，可用来连接SPI设备，其中SPI0可以被用来做为boot使用。
 2.1.8.2 SPI拓扑结构与连接方式

 2.1.8.3 SPI上电时序要求
SPI控制器的上电时序要求请遵守GPIO电源域的上电时序要求。
SPI Flash只有一路电源，所以对上电时序没有要求。
2.1.9 GPIO电路
在RK3326中，GPIO类型为1.8V/3.3V，可配置1.8V及3.3V电平；
 2.1.9.1 GPIO驱动能力
RK3326中，GPIO提供4档驱动强度可调，分别是2mA/4mA/8mA/12mA，根据GPIO的类型不同，初始默
认驱动强度也不同，请参考芯片TRM进行配置修改。

 2.2.4.2 RK809-1特征
 电源输入范围：2.7V-5.5V
 含单独电池电压、电流两路ADC的精准电量计
 内置实时时钟（RTC）
 16uA的极低待机电流(在32KHz时钟频率下)
 实地输出的耳机驱动
 不含滤波电感的1.3W Class D类功放
 固定及可编程可选择的电源启动时序控制
 内置高性能音频编解码器
 内置独立PLL
 支持麦克风输入
 支持可编程的数字与模拟增益
 支持16bits-32bits的比特率
 采样率高达192kHz
 软件支持master和slave两种工作模式配置
 支持3种I2S格式（标准，左对齐，右对齐）
 支持PDM模式（外部输入PCLK）
 供电电源:
 通道1：同步降压DC-DC转换器，2.5A max
 通道2：同步降压DC-DC转换器，2.5A max
 通道3：同步降压DC-DC转换器，1.5A max
 通道4：同步降压DC-DC转换器，1.5A max
 通道5：同步降压DC-DC转换器，2.5A max
 通道6-8、10-14：低压差线性稳压器，500mA max
 通道9：低噪声、高电源抑制比的低压差线性稳压器，100mA max
 通道15：开关，3A max
 通道16：开关，1.5A max
 封装：7mmx7mm QFN68
 2.2.4.3 RK3326+RK809-1 Power Tree

 3.2.4.4 RK809-1注意事项
 32.768晶体的匹配电容推荐值为22pF，用户可根据所用晶体的具体规格微调此参数；
注意
为了降低功耗PMIC RTC的晶体振荡都做的比较弱，在XOUT或XIN的管脚上用普通的示波器是测不到振荡信号的，或示波器
探头一碰上去就会停振，要测32.768k信号请测试CLK32K管脚。
 VCC_RTC必须供电，且其电压值必须是供给RK809-1电源中最高的；
 BUCK1,BUCK2的输出电容必须大于30uF以上才能保证有比较好的去耦效果，特别是大电流高动
态的负载情况下，可以适当加大输出去耦电容；
 RK809-1自带USB OTG供电功能，有短路保护功能，可配置1.0-1.5A的输出限流；
 直接由输入电源控制的开机逻辑如下：当存在电源输入时，初级DCDC降压输出VCC5V0_SYS和
Rev 1.1
30
VCC_RTC，电源通过外部分压电路后输入到VDC的电平大于0.55V，此时PMIC开始工作、输出电
压；
 通过按键控制的开关机逻辑如下：PWRON脚内置上拉电阻，上拉到VCCRTC，当检测到低电平时
间超过500ms就会自动开机；开机后如果PWRON脚被拉低超过6s就会强制关机（通常用于系统
死机后的强制关机，再开机）；在休眠以及唤醒操作时，PWRON脚的低电平需维持20ms以上。
 RK809-1工作的基本条件：
 VCC_RTC供电；
 VCC5V0_SYS供电，；
 检测到了如下三种情况之中的一种，RK809-1自动开机：PWRON脚为低电平并维持500mS；
VDC电平超过0.55V；内部RTC Alarm开机使能且定时时间到。
 开启上电流程，每个时序间隔是2mS,上面一个时序电压输出符合要求后才会继续下一个
时序，直到所有时序上电结束，并释放reset，完成上电流程；

ESD/EMI防护设计
4.1 概述
本章对于RK3326产品设计中的ESD/EMI防护设计给出了建议，帮助客户更好的提高产品的抗静电、抗电
磁干扰水平。
4.2 术语解释
本章中的术语解释如下：
 Electro-Static discharge（ESD）：静电释放；
 Electromagnetic Interference（EMI）：电磁干扰，包括传导干扰和辐射干扰两部分；
4.3 ESD 防护
 保证合理的模具设计；端口和插接件需预留抗ESD器件；
 在PCB布局时做好敏感器件的保护，隔离；
 布局时尽量将RK3326芯片及核心部件放在PCB中间，不能放在PCB中间的需要保证屏蔽罩离板边至
少2MM以上的距离，且要保证屏蔽罩能够可靠接地；
 应该按功能模块及信号流向来布局PCB，各个敏感部分相互独立，对容易产生干扰的部分最好能隔
离；
 要求合理摆放应对ESD器件，一般要求摆在源头，即ESD器件摆放在接口处或静电释放处；
 元件布局远离板边且距插接件有一定距离；
 PCB表面一定要有良好的GND回路，各接插件在表层都要有较好的GND连接回路。有加屏蔽罩的应尽
量跟表层地相连，并在屏蔽罩焊接处多打地孔接地。要做到这一点，就要求各个连接座部分在表
层不要走线，也不要出现大范围切断表层铜皮的走线；
 表层板边不走线且多打地孔；
 必要时要做好信号跟地之间的隔离；
 多露铜，以便加强静电释放效果，或者便于增加加泡棉等补救措施；
4.4 EMI 防护
 电磁干扰三要素：干扰源、耦合通道及敏感设备。我们不能处理敏感设备，所以处理EMI就只能从
干扰源跟耦合通道入手了。解决EMI问题，最好的方式就是消除干扰源，消除不了的就想办法切断
耦合通道或者避免天线效应；
 PCB上干扰源一般很难完全消除，可以通过滤波、接地、平衡、阻抗控制，改善信号质量(如端接）
等方法来应对。各种方法一般会综合运用，但良好的接地是最基本的要求；
 常用应对EMI材料有屏蔽罩，专用滤波器，电阻，电容，电感，磁珠，共模电感/磁环，吸波材料，
展频器件等；
 滤波器选择原则:若负载（接收器）为高阻抗（一般的单端信号接口都是高阻抗，比如SDIO,RBG,CIF
等），则选择容性滤波器件并入线路；若负载（接收器）为低阻抗（比如电源输出接口），则选择
感性滤波器件串入线路。使用滤波器件后不能使信号质量超出其SI许可范围。差分接口一般使用
共模电感来抑制EMI；
 PCB上屏蔽措施需良好接地，不然可能会引起辐射泄露或者屏蔽措施形成了天线效应，连接器的屏
蔽需符合相关技术标准；
 RK3326展频的能分模块使用。展频的程度需根据相关部分对信号的要求而定。具体措施见RK3326
展频说明；
 EMI跟ESD对LAYOUT的要求有高度一致性，前述ESD的LAYOUT要求，大部分适用于EMI防护。另外增
加下面的要求；
 尽量保证信号完整性；
 差分线要做好等长及紧密耦合，保证差分信号的对称性，以尽量减少差分信号的错位跟时钟，
避免转化成引起EMI问题的共模信号；
 有插件电解电容等带金属壳器件的元件，应避免耦合干扰信号从而辐射。也要避免器件的干
扰信号从壳体耦合到其他信号线；
最终做出来的demo板实物图

`