完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`Xilinx FPGA入门连载5:ISE与Modelsim联合仿真之库编译 特权同学,版权所有 配套例程和更多资料下载链接: 由于我们在安装ISE时,同时安装上了32位和64位对应的ISE。而在实际使用中,我们建议大家配合自己PC的操作系统来使用。如何确认自己的操作系统位数呢?很简单,如图所示,以WIN7操作系统为例,在电脑桌面的“计算机”图标上单击右键,弹出菜单中选择“属性”。 如图所示,弹出的系统窗口中,“系统类型”一栏将显示操作系统的位数,如笔者使用的操作系统为64位。因此,接下来的所有涉及到32位和64位操作系统选择的选项,我们都必须使用64位。 在开始菜单中,找到如图所示的“Xilinx Design Tools à ISE Design Suite 14.6 à ISE Design Tools à 64-bit Tools à Simulation Library Complication Wizard”选项,点击打开。 打开工具之后,如图所示,依次做如下设置,一般默认设置即可: ● 在“Select Simulator”下面选中你所装好的Modelsim版本,我们这里选择“Modelsim SE”。 ● 在“Simulator Executable Location”下面填入Modelsim.exe的所在的文件夹,点“Browse…”按钮添加也行,我们的Modelsim SE安装路径是“D:modeltech64_10.1awin32”(不含双引号,下同,除非有特别的说明)。 然后点击Next。 选择需要编译的语言,一般我们使用默认选项“Both VHDL and Verilog”,如图所示,然后点击Next。 接着如图所示,让我们选择需要编译的Xilinx FPGA和CPLD器件库。这里默认都勾选上。我们也直接点击“Next”继续即可。 如图所示,这一步默认就行,全选上。下面的两行东东留空即可,那是添加额外库的,第一行是路径,第二行是命令参数,我们用不上就不要填任何东西。点击“Next”。 接下来这一步比较重要,在“Output directory for compiled libraries”下面填入输出已编译库的路径,默认也行。个人建议新建一个单独的文件夹,好管理,只要版本一样的,下次直接拿来用,重装也不怕。不过文件夹的名字和整个路径中绝对不能有中文或空格。其他的选项默认便可,之后点“Launch Compiled Process”,如图所示。 此处的设置,以笔者的习惯是先在“C:Xilinx”路径下创建一个名为“Xilinx_lib”的文件夹,如图所示。 接着更改“Output directory for compiled libraries”下的路径为“C:XilinxXilinx_lib”,然后点“LaunchCompiled Process”开始库编译。 |
|
相关推荐
3 个讨论
|
|
只有小组成员才能发言,加入小组>>
882个成员聚集在这个小组
加入小组4516 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2624 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4304 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5248 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5285 浏览 0 评论
1932浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-5 10:11 , Processed in 0.672291 second(s), Total 64, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号