半导体车间的环境与生产要求

ti

一、氧化（炉）（Oxidation）
对硅半导体而言，只要在高于或等于1050℃的炉管中，通入氧气或水汽，自然可以将硅晶的表面予以氧化，生长所谓干氧层(dryz/gate oxide)或湿氧层(wet /field oxide)，当作电子组件电性绝缘或制程掩膜之用。氧化是半导体制程中，最干净、单纯的一种；这也是硅晶材料能够取得优势的特性之一（他种半导体，如砷化镓 GaAs，便无法用此法成长绝缘层，因为在550℃左右，砷化镓已解离释放出砷）硅氧化层耐得住850℃ ~ 1050℃的后续制程环境，系因为该氧化层是在前述更高的温度成长；不过每生长出1 微米厚的氧化层，硅晶表面也要消耗掉0.44微米的厚度。
以下是氧化制程的一些要点：
（1）氧化层的成长速率不是一直维持恒定的趋势，制程时间与成长厚度之重复性是较为重要之考量。
（2）后长的氧化层会穿透先前长的氧化层而堆积于上；换言之，氧化所需之氧或水汽，势必也要穿透先前成长的氧化层到硅质层。故要生长更厚的氧化层，遇到的阻碍也越大。一般而言，很少成长2微米以上之氧化层。
（3）干氧层主要用于制作金氧半（MOS）晶体管的载子信道（channel）；而湿氧层则用于其它较不严格讲究的电性阻绝或制程罩幕（masking）。前者厚度远小于后者，1000~ 1500埃已然足够。
（4）对不同晶面走向的晶圆而言，氧化速率有异：通常在相同成长温度、条件、及时间下，{111}厚度≥{110}厚度＞{100}厚度。
（5）导电性佳的硅晶氧化速率较快。
（6）适度加入氯化氢（HCl）氧化层质地较佳；但因容易腐蚀管路，已渐少用。
（7）氧化层厚度的量测，可分破坏性与非破坏性两类。破坏性量测是在光阻定义阻绝下，泡入缓冲过的氢氟酸（BOE，Buffered Oxide Etch，系 HF与NH4F以1：6的比例混合而成的腐蚀剂）将显露出来的氧化层去除，露出不沾水的硅晶表面，然后去掉光阻，利用表面深浅量测仪，得到有无氧化层之高度差，即其厚度。
（8）非破坏性的测厚法，以椭偏仪 (ellipsometer) 或是毫微仪（nano-spec）最为普遍及准确，前者能同时输出折射率(refractive index；用以评估薄膜品质之好坏)及起始厚度b与跳阶厚度a (总厚度 t = ma + b)，实际厚度 (需确定m之整数值)，仍需与制程经验配合以判读之。后者则还必须事先知道折射率来反推厚度值。
（9）不同厚度的氧化层会显现不同的颜色，且有2000埃左右厚度即循环一次的特性。有经验者也可单凭颜色而判断出大约的氧化层厚度。不过若超过1.5微米以上的厚度时，氧化层颜色便渐不明显。

二、扩散（炉）（diffusion）
1、扩散搀杂
半导体材料可搀杂n型或p型导电杂质来调变阻值，却不影响其机械物理性质的特点，是进一步创造出p-n接合面（p-n junction）、二极管（diode）、晶体管（transistor）、以至于集成电路（IC）世界之基础。而扩散是完成导电杂质搀染的初期重要制程。
   众所周知，扩散即大自然之输送现象 (transport phenomena)；质量传输(mass transfer)、热传递(heat transfer)、与动量传输 (momentum transfer；即摩擦拖曳) 皆是自然的三种已知现象。杂质扩散即属于质量传输之一种，唯需要在850摄氏度以上的高温环境下，效应才够明显。
2、前扩散 (pre-deposition)
第一种定浓度边界条件的浓度解析解是所谓的互补误差函数，其对应之扩散步骤称为「前扩散」，即我们一般了解的扩散制程；当高温炉管升至工作温度后，把待扩散晶圆推入炉中，然后开始释放扩散源 (p型扩散源通常是固体呈晶圆状的氮化硼芯片，n型则为液态POCl3之加热蒸气) 进行扩散。其浓度剖面外形之特征是杂质集中在表面，表面浓度最高，并随深度迅速减低，或是说表面浓度梯度 (gradient) 值极高。
3、后驱入 (post drive-in)
第二种定搀杂量的边界条件，具有高斯分布 (Gaussian distribution) 的浓度解析解。对应之扩散处理程序叫做「后驱入」，即一般的高温退火程序；基本上只维持炉管的驱入工作温度，扩散源却不再释放。或问曰：定搀杂量的起始边界条件自何而来？答案是「前扩散」制程结果；盖先前「前扩散」制作出之杂质浓度集中于表面，可近似一定搀杂量的边界条件也！
至于为什么扩散要分成此二类步骤，当然不是为了投数学解析之所好，而是因应阻值调变之需求。原来「前扩散」的杂质植入剂量很快达到饱和，即使拉长「前扩散」的时间，也无法大幅增加杂质植入剂量，换言之，电性上之电阻率特性很快趋稳定；但「后驱入」使表面浓度及梯度减低(因杂质由表面往深处扩散)，却又营造出再一次「前扩散」来增加杂质植入剂量的机会。所以，借着多次反复的「前扩散」与「后驱入」，既能调变电性上之电阻率特性，又可改变杂质电阻之有效截面积，故依大家熟知之电阻公式；其中是电阻长度，可设计出所需导电区域之扩散程序。
4、扩散之其它要点，简述如下：
(1)扩散制程有批次制作、成本低廉的好处，但在扩散区域边缘，有侧向扩散的误差，故限制其在次微米 (sub-micron) 制程上之应用。
(2)扩散之后的阻值量测，通常以四探针法（four-point probe method）行之，示意参见图2-5。目前市面已有多种商用机台可供选购。
(3)扩散所需之图形定义（pattern）及遮掩（masking），通常以氧化层（oxide）充之，以抵挡高温之环境。一微米厚之氧化层，已足敷一般扩散制程之所需。

三、化学气相沉积 (Chemical Vapor Deposition；CVD)
到目前为止，只谈到以高温炉管来进行二氧化硅层之成长。至于其它如多晶硅 (poly-silicon)、氮化硅 (silicon-nitride)、钨或铜金属等薄膜材料，要如何成长堆栈至硅晶圆上？
基本上仍是采用高温炉管，只是沿着不同的化学沉积过程，有着不同的工作温度、压力与反应气体，统称为「化学气相沉积」。
即是化学反应，故免不了「质量传输」与「化学反应」两部份机制。由于化学反应随温度呈指数函数之变化，故当高温时，迅速完成化学反应。换言之，整体沉积速率卡在质量传输 (diffusion-limited)；而此部份事实上随温度之变化，不像化学反应般敏感。所以对于化学气相沉积来说，如图2-11所示，提高制程温度，容易掌握沉积的速率或制程之重复性。
然而高制程温度有几项缺点：
1.高温制程环境所需电力成本较高。
2.安排顺序较后面的制程温度若高于前者，可能破坏已沉积之材料。
3.高温成长之薄膜，冷却至常温后，会产生因各基板与薄膜间热胀缩程度不同之残留应力 (residual stress)。
所以，低制程温度仍是化学气相沉积追求的目标之一，惟如此一来，在制程技术上面临之问题及难度也跟着提高。
以下，按着化学气相沉积的研发历程，分别简介「常压化学气相沉积」、「低压化学气相沉积」、及「电浆辅助化学气相沉积」：
1、常压化学气相沉积 (Atmospheric Pressure CVD；APCVD)
最早研发的CVD系统，顾名思义是在一大气压环境下操作，设备外貌也与氧化炉管相类似。准备成长的材料化学蒸汽自炉管上游均匀流向硅晶，至于何以会沉积在硅晶表面，可简单地以边界层 (boundary layer) 理论作定性说明：
当具黏性的化学蒸汽水平吹拂过硅芯片时，硅芯片与炉管壁一样，都是固体边界，沿着靠近芯片表面约1mm的边界层内速度的大量变化(由边界层外缘之蒸汽速度减低到芯片表面之0速度)，会施予一拖曳外力，拖住化学蒸汽分子；同时，因为硅芯片表面温度高于边界层外缘之蒸汽温度，芯片将释出热量，来供给被拖住之化学蒸汽分子在芯片表面完成薄膜材质解离析出所需能量。所以基本上，化学气相沉积就是大自然「输送现象」(transport phenomena) 的应用。
常压化学气相沉积速度颇快，但成长薄膜的质地较为松散。另外，如果晶圆不采用水平摆放的方式 (太浪费空间)，薄膜之厚度均匀性 (thickness uniformity)不佳。
2、低压化学气相沉积 (Low Pressure CVD；LPCVD)
为进行50片或更多晶圆之批次量产，炉管内之晶圆势必要垂直密集地竖放于晶舟上，这明显产生沉积薄膜之厚度均匀性问题；因为平板边界层问题的假设已不合适，化学蒸汽在经过第一片晶圆后，黏性流场立即进入分离 (separation) 的状态，逆压力梯度 (reversed pressure gradient) 会将下游的化学蒸汽带回上游，而一团混乱。
在晶圆竖放于晶舟已不可免之情况下，降低化学蒸汽之环境压力，是一个解决厚度均匀性的可行之道。原来依定义黏性流特性之雷诺数观察，动力粘滞系数ν随降压而变小，如此一来雷诺数激增，而使化学蒸汽流动由层流 (laminar flow) 进入紊流 (turbulent flow)。有趣的是紊流不易分离，换言之，它是一种乱中有序之流动，故尽管化学蒸汽变得稀薄，使沉积速度变慢，但其经过数十片重重的晶圆后，仍无分离逆流的现象，而保有厚度均匀，甚至质地致密的优点。以800℃、1 torr（托；真空度单位）成长之LPCVD氮化硅薄膜而言，其质地极为坚硬耐磨，也极适合蚀刻掩膜之用 (沉积速度约20分钟0.1微米厚。)
3、电浆辅助化学气相沉积 (Plasma Enhanced CVD；PECVD)
尽管LPCVD已解决厚度均匀的问题，但温度仍太高，沉积速度也不够快。为了先降低沉积温度，必须寻找另一能量来源，供化学沉积之用。由于低压对于厚度均匀性的必要性，开发低压环境的电浆能量辅助(电浆只能存在于10~0.001托下)，恰好补足低温环境下供能不足的毛病，甚至于辅助的电浆能量效应还高于温度之所施予，而使沉积速率高过LPCVD。以350℃、1 Torr成长之PECVD氮化硅薄膜而言，其耐磨之质地适合IC最后切割包装 (packaging) 前之保护层 (passivation layer) 使用 (沉积速度约5分钟0.1微米厚。)
PECVD 与 RIE 两机台之运作原理极为相似，前者用电浆来辅助沉积，后者用电浆去执行蚀刻。不同之处在于使用不同的电浆气源，工作压力与温度也不相同。

四、洁净室（clean room）
一般的机械加工是不需要洁净室(clean room)的，因为加工分辨率在数十微米以上，远比日常环境的微尘颗粒为大。但进入半导体组件或微细加工的世界，空间单位都是以微米计算，因此微尘颗粒沾附在制作半导体组件的晶圆上，便有可能影响到其上精密导线布局的样式，造成电性短路或断路的严重后果。
为此，所有半导体制程设备，都必须安置在隔绝粉尘进入的密闭空间中，这就是洁净室的来由。洁净室的洁净等级，有一公认的标准，以class 10为例，意谓在单位立方英寸的洁净室空间内，平均只有粒径0.5微米以上的粉尘10粒。所以class后头数字越小，洁净度越佳，当然其造价也越昂贵。
为营造洁净室的环境，有专业的建造厂家，及其相关的技术与使用管理办法如下：
1、内部要保持大于一大气压的环境，以确保粉尘只出不进。所以需要大型鼓风机，将经滤网的空气源源不绝地打入洁净室中。
2、为保持温度与湿度的恒定，大型空调设备须搭配于前述之鼓风加压系统中。换言之，鼓风机加压多久，冷气空调也开多久。
3、所有气流方向均由上往下为主，尽量减少突兀之室内空间设计或机台摆放调配，使粉尘在洁净室内回旋停滞的机会与时间减至最低程度。
4、所有建材均以不易产生静电吸附的材质为主。
5、所有人事物进出，都必须经过空气吹浴 (air shower) 的程序，将表面粉尘先行去除。
6、人体及衣物的毛屑是一项主要粉尘来源，为此务必严格要求进出使用人员穿戴无尘衣，除了眼睛部位外，均需与外界隔绝接触 (在次微米制程技术的工厂内，工作人员几乎穿戴得像航天员一样。) 当然，化妆是在禁绝之内，铅笔等也禁止使用。
7、除了空气外，水的使用也只能限用去离子水 (DI water, de-ionized water)。一则防止水中粉粒污染晶圆，二则防止水中重金属离子，如钾、钠离子污染金氧半 (MOS) 晶体管结构之带电载子信道 (carrier channel)，影响半导体组件的工作特性。去离子水以电阻率 (resistively) 来定义好坏，一般要求至17.5MΩ-cm以上才算合格；为此需动用多重离子交换树脂、RO逆渗透、与UV紫外线杀菌等重重关卡，才能放行使用。由于去离子水是最佳的溶剂与清洁剂，其在半导体工业之使用量极为惊人！
8、洁净室所有用得到的气源，包括吹干晶圆及机台空压所需要的，都得使用氮气 (98%)，吹干晶圆的氮气甚至要求99.8%以上的高纯氮！以上八点说明是最基本的要求，另还有污水处理、废气排放的环保问题，再需要大笔的建造与维护费用!

lisheng0203 · 2012-10-31 20:56:17

zhaohu860105 · 2012-11-28 18:26:40

彭建亮 · 2013-3-25 10:45:51

学习

shen1860 · 2013-5-7 22:11:59

学习了

alllens · 2013-7-13 10:11:45

谢谢分享了

AABBSU · 2013-8-2 07:18:57

搜索历史

半导体车间的环境与生产要求

相关推荐

6 条评论

精选推荐

最新话题

热门话题

创建小组步骤

站长推荐 /6