完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
[C] 纯文本查看 复制代码
module beep_scream(inputclk_ms,input reset,output reg beep);reg[27:0] count;always@(posedge clk_ms)begincount <= count + 1'b1;end////////////////////////////////////////always @(count[9])beginbeep = !(count[13]&count[24]&count[27]);endendmodule[C] 纯文本查看 复制代码 [C] 纯文本查看 复制代码 请高手们解释一哈always @(count[9])这段代码意思,还有为什么count不清0也可以?clk50MHz。 |
|
相关推荐
2个回答
|
|
计数器count一直累加,当count[9]发生变化(posedge或negedge)时,beep根据beep = !(count[13]&count[24]&count[27]);相应变化。count一直加到2^28-1时溢出,相当于清0了,应该是这样
|
|
|
|
帮顶.....
|
|
|
|
只有小组成员才能发言,加入小组>>
2884 浏览 3 评论
27672 浏览 2 评论
3460 浏览 2 评论
3975 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2323 浏览 3 评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-5 09:59 , Processed in 0.413868 second(s), Total 46, Slave 36 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号