发 帖  
原厂入驻New
发烧友10周年庆典,全网超值优惠来袭!千元现金券,下单抽奖赶紧参与》》
[资料] 让这个设计更轻松完整!
2019-8-22 10:27:29  235
分享
4 综合与上板4.1 新建工程
首先在d盘中创建名为“pwmLED”的工程文件夹,将写的代码命名为“pwmled.v”,顶层模块名为“pwmled”。
图 180
图 181
然后打开Quartus Ⅱ,点击File下拉列表中的New Project Wzard...新建工程选项。
图 182
3.在出现的界面中直接点击最下方的“Next”。
图 183
4.之后出现的是工程文件夹、工程名、顶层模块名设置界面。按照之前的命名进行填写,第一栏选择工程文件夹“pwmled”,第二栏选择工程文件“pwmled.v”,最后一栏选择顶层模块名“pwmled”,然后点击”Next”,再出现的界面选择empty project。
图 184
图 185
5.之后是文件添加界面。在上方一栏中添加之前写的”pwmled.v”文件,点击右侧的“Add”按钮,之后文件还会出现在大方框中,之后点击“Next”。
图 186
器件型号选择界面。在“Device family”处选择Cyclone ⅣE,在“Available devices”处选择EP4CE15F23C8,然后点击“Next”。
图 187
EDA工具界面。该页面用默认的就行,直接点击最下方“Next”。
图 188
8.之后出现的界面是我们前面的设置的总结,确认没有错误后点击“Finish”。
图 189

4.2 综合
1.新建工程步骤完成后,就会出现以下界面。在“Project Navigator”下选中要编译的文件,点击上方工具栏中“Start Compilation”编译按钮(蓝色三角形)。
图 190
2.编译成功后会出现以下界面。
图 191

4.3 配置管脚
图 192
菜单栏中,选中Assignments,然后选择Pin Planner,就会弹出配置管脚的窗口。
图 193
在配置窗口最下方中的location一列,参考下表中最右两列配置好FPGA管脚。
器件
原理图信号
FPGA管脚
FPGA工程信号
LED6
LED1_NET
AA4
led
X1
SYS_CLK
G1
clk
K1
SYS_RST
AB12
rst_n
配置完成后,关闭Pin Planner,软件自动会保存管脚配置信息。

4.4 再次综合
图 194
在菜单栏中,选中Processing,然后选择Start Compilation,再次对整个工程进行编译和综合。
图 195
出现上面的界面,就说明编译综合成功。

4.5 连接开发板
图中,下载器接入电脑USB接口电源接入电源,然后摁下下方蓝色开关,看到开发板灯亮。
图 196

4.6 上板
1.双击Tasks一栏中”Program Device”。
图 197
2.会出现如下界面,点击add file添加.sof文件,在左侧点击“Start”,会在上方的“Progress”处显示进度。
图 198
3.进度条中提示成功后,即可在开发板上观察到相应的现象。

0

评论

高级模式
您需要登录后才可以回帖 登录 | 注册

发资料
课程
    关闭

    站长推荐 上一条 /10 下一条

    快速回复 返回顶部 返回列表