完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
使用Cyclone3,或4系列的FPGA的LVDS接口,接AD输出的并行信号,AD的采样频率250M,请问Cyclone3,或4系列的FPGA能否实现,工作频率能否达到,如EP4CE22F17I8或者EP3C25F256I7
|
|
相关推荐
4个回答
|
|
好像只有100M
|
|
|
|
你没说多少位的AD啊,那就不知道传输频率,传输频率只要小于芯片接口的LVDS最高速率就行了,我记得CYCLONE5的好像是800M,没用过3和4的,所以不是特别清楚
|
|
|
|
感谢楼主。。。我也要学习。。
|
|
|
|
只是说ADC的采样率,并没有说数据的吞吐量是多大啊,几位的ADC
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-27 09:57 , Processed in 0.388518 second(s), Total 70, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号