完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
cmos的slvs-ec协议40针引脚该如何连接到xilinx a7开发版上? +1 CMOS FPGA Xilinx 飞线
jf_72026302 2024-3-28 来源: FPGA|CPLD|ASIC论坛
FPGA与LoRa模块的串口通信问题 FPGA 串口通信 LoRa模块
aaazhang 2024-3-21 来源: FPGA|CPLD|ASIC论坛
京畿提督 2024-1-12 来源: FPGA|CPLD|ASIC论坛
编码器的abz相是5v信号,可以直接接入FPGA3.3V的引脚吗? fpga 编码器 5V编码器
g86sg406sd 2023-8-6 来源: FPGA|CPLD|ASIC论坛
chenbingjy 2023-6-24 来源: FPGA|CPLD|ASIC论坛
h1654155812.5079 2017-10-16 来源: FPGA|CPLD|ASIC论坛
Quartus II SignalTap 如何抓取被优化的信号 quartus
正义的龍7 2017-11-8 来源: FPGA|CPLD|ASIC论坛
求助,FPGA三段式状态机 状态未跳转! 求助 三段式 状态机 状态
whyil 2018-1-29 来源: FPGA|CPLD|ASIC论坛
Vivado,license的问题一直不能解决怎么办? FGPA Vivado Xilinx
阿亮学长太帅了 2018-4-25 来源: FPGA|CPLD|ASIC论坛
电子设计 2018-5-23 来源: FPGA|CPLD|ASIC论坛
关于fir compiler生成IP核后各项文件的具体说明 IP核
应浅浅 2018-4-14 来源: FPGA|CPLD|ASIC论坛
平漂流 2018-7-11 来源: FPGA|CPLD|ASIC论坛
1300811688 2018-9-12 来源: FPGA|CPLD|ASIC论坛
AURORA_8b10b核中RX_SRC_RDY_N信号 AURORA
黎释 2017-5-17 来源: FPGA|CPLD|ASIC论坛
knightdream 2017-7-26 来源: FPGA|CPLD|ASIC论坛
随行者011011 2018-11-6 来源: FPGA|CPLD|ASIC论坛
张贺雷 2019-1-2 来源: FPGA|CPLD|ASIC论坛
zzpf 2018-12-10 来源: FPGA|CPLD|ASIC论坛
rh1994 2017-9-25 来源: FPGA|CPLD|ASIC论坛
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-5-13 02:27 , Processed in 0.830480 second(s), Total 120, Slave 120 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号