FPGA|CPLD|ASIC论坛

今日发帖：0 |总共 13493

+ 关注

版主：

Mill 梅雪松卿小小_9e6 蛙蛙蛙

最新回复最新发表最多查看最多回复精华高分悬赏零回复

FPGA流水灯实验

zhihuizhou 04-02 11:15 8 评论 4586阅读

FPGA设计串口

zhihuizhou 01-06 00:13 5 评论 3596阅读

誓要搞火FPGA论坛,转发VGA技术资料,你懂的.

一生红与黑 08-24 20:33 32 评论 6918阅读

Quartus II 问题集锦---申请加精华 digest

缺鱼的水 09-14 19:09 156 评论 40521阅读

[转发连载]【FPGA黑金开发板】NIOS II那些事儿--编程开发(三) attach_img

工程照明 01-19 16:52 3 评论 3375阅读

FPGA基础学习笔记--组合逻辑电路-基本门电路 attach_img

13路车到我家 09-28 22:57 6 评论 4964阅读

你知道FPGA的跨时钟域信号处理——同步设计的重要性吗

zhihuizhou 05-28 23:49 2 评论 3640阅读

精通VerilogHDL语言编程随书光盘资料免费下载 attachment

zhihuizhou 09-15 15:16 596 评论 40642阅读

从零开始学CPLD和Verilog HDL编程技术教程免费下载 attach_img

zhihuizhou 08-27 13:55 310 评论 38980阅读

vhdl良好代码风格25点要求

zhihuizhou 01-05 10:20 8 评论 3385阅读

基于VHDL的FPGA与NIOS_II实例精炼代码实例下载

zhihuizhou 02-07 10:00 1 评论 3418阅读

基于VHDL的FPGA与NIOS_II实例精炼视频教程免费下载 attach_img

zhihuizhou 04-15 20:58 30 评论 9200阅读

FPGA众多分频资料，不容错过 attachment

zhihuizhou 09-21 19:13 416 评论 34134阅读

转载--素数生成器和加密/解密算法 attach_img

一线码农 03-08 12:45 1 评论 5373阅读

自学FPGA好书《深入浅出玩转FPGA》 attach_img

一线码农 06-27 17:28 27 评论 12140阅读

传统时序分析器TAN到基于SDC的Timequest时序分析器转换教程 attachment

zhihuizhou 07-12 21:30 1 评论 1914阅读

非常实用的FPGA资料 attachment

zhihuizhou 09-19 11:00 558 评论 44838阅读

altera最新选型手册免费下载 attachment

zhihuizhou 04-13 01:19 2 评论 2446阅读

Altera ByteBlaster下载线电路原理图 attach_img

zhihuizhou 04-27 22:50 2 评论 2548阅读

FPGA/CPLD 数字电路设计经验和一些设计方法

zhihuizhou 09-19 16:45 157 评论 13377阅读

第三届“ZLG杯”大学生FPGA DIY创新电子设计竞赛获奖作品论文 attachment

zhihuizhou 05-21 11:35 56 评论 5835阅读

verilog比vhdl哪方面好一些？

zhihuizhou 10-08 22:13 9 讨论 2836阅读

抹去阴影，终于搞定了Cyclone III attach_img

一生红与黑 04-24 20:41 1 评论 5564阅读

如何写出可以让人理解的代码（以verilog语言为例）？

wangka 02-01 11:39 0 评论 2147阅读

Modelsim SE 进行时序仿真及altera库的添加 [转] attach_img

缺鱼的水 02-14 11:01 8 评论 4462阅读

Verilog inout 双向口使用和仿真-转载

缺鱼的水 02-01 11:16 0 评论 5178阅读

FPGA设计实例--基于FPGA的FIR滤波器 attach_img

13路车到我家 09-15 16:30 40 评论 17925阅读

[转发连载]【FPGA黑金开发板】NIOS II那些事儿--软件开发(二) attach_img

工程照明 07-20 09:24 2 评论 7709阅读

[转发连载]【FPGA黑金开发板】NIOS II那些事儿--硬件开发(一) attach_img

工程照明 03-31 13:52 31 评论 14761阅读

数字电路中，建立时间和保持时间对于触发器的时钟信号有 attachment

zjh005123 04-26 15:56 3 回答 4991阅读

1 ...上一页 475476477 ... 493 / 493 页下一页

提问题	发经验
发资料	发讨论

活跃回答者查看全部

子话题

FPGA ASIC CPLD 编程规范 USB3.0 Verilog Quartus 人工智能仿真英特尔

联系我们@电子发烧友小助手

违法和不良信息举报：0755-83143975

儿童色情信息举报专区

搜索历史

FPGA|CPLD|ASIC论坛

版主：

活跃回答者 查看全部

推荐小组

子话题

联系我们@电子发烧友小助手

站长推荐 /6

活跃回答者查看全部