发 帖  
经验: 积分:24
学生 大学
浙江省 杭州市 学术研究/学生
  • verilog实现定时器函数 2017-12-08 17:20
    使用Verilog描述硬件的基本设计单元是模块(module)。构建复杂的电子电路,主要是通过模块的相互连接调用来实现的。模块被包含在关键字module、endmodule之内。实际的电路元件。Verilog中的模块类似C语言中的函数
    PoisonApple
    10117次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部