发 帖  
经验: 积分:47
中国民航大学
天津 东丽 学术研究/学生
  • 回答了问题 2014-5-4 20:22

    原理图输入法

    中国民航大学
    老师您好,我又来请教问题了! [/backcolor] 我用VHDL设计cpu,然后现在调用LMP_RAM模块,里面放初始数据,单独仿真时输出写入都正常,但连入整体图时,再检测输出却总是为零,也就是没输出[/backcolor] 如 ...
  • 回答了问题 2014-5-2 20:52

    原理图输入法

    中国民航大学
    谢谢。我再仔细瞅瞅,我自己又重新连接了一遍,这次仿真没有出现XX,但原来的原理图仿真之后还是出现,两图对比!看起来没啥区别
  • 回答了问题 2014-4-26 19:51

    小弟初学VHDL,看别人的结构写了个ALU的程序,但编译不过...

    中国民航大学
    大哥,谢谢哈。已经解决了。我现在又出现个问题,就是在做一个cpu。 每个模块编译仿真都是正确的,但采用原理图输入法连在一起后,再检测仿真时对模块的输出检测总是错误,例如节拍器状态转换,本来顺序是100,00 ...
  • 回答了问题 2014-4-16 22:10

    小弟初学VHDL,看别人的结构写了个ALU的程序,但编译不过...

    中国民航大学
    谢谢!已经把错误贴出来了!!求帮助啊!刚学这个,实在搞不大懂
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 1 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部