hua888hua8883的专栏_电子工程师 - 电子技术论坛

hua888hua8883

经验：积分：2

查看完整档案 >>

+关注发私信

FPGA物理约束之布局约束
2024-1-2 14:13

在进行布局约束前，通常会对现有设计进行设计实现（Implementation）编译。在完成第一次设计实现编译后，工程设计通常会不断更新迭代，此时对于设计中一些固定不变的逻辑，设计者希望它们的编译结果能够保持稳定不变，使用...

0

1428次阅读

0条评论
FPGA物理约束之布线约束
2023-12-16 14:04

IS_ROUTE_FIXED命令用于指定网络的所有布线进行固定约束。进入Implemented页面后，Netlist窗口如图1所示，其中Nets文件展开后可以看到工程中所有的布线网络。...

0

1156次阅读

0条评论
物理约束实践：I/O约束
2023-11-18 16:42

I/O约束（I/O Constraints）包括I/O标准（I/OStandard）约束和I/O位置（I/O location）约束。...

0

1065次阅读

0条评论
AMD -Xilinx FPGA功耗优化设计简介
2023-11-12 10:41

仔细检查一下设计中的PLL，是不是可以把两个PLL整合为一个；或者是否可以对时钟频率做一些“整合”，尽量减少时钟频率数量，从而省去一个PLL。如果可以，恭喜你，你将收获的是几十mW的功耗降低，这个数值很可能是整个功耗优化...

0

764次阅读

0条评论
LVDS串并转换与并串转换设计
2023-11-5 11:11

串并转换与并串转换是高速数据流处理的重要技巧之一。其实现方法多种多样，根据数据的顺序和数量的不同要求，可以选用移位寄存器、双口RAM(Dual RAM)、SRAM、SDRAM或者FIFO 等实现。...

0

2144次阅读

0条评论
经典设计思想：乒乓操作
2023-8-26 15:54

如图3.20所示，在一个图像采集和显示应用中，图像传感器实时采集30fps的视频流，同时需要以每秒60Hz的帧率在液晶屏上显示。这个应用就可以使用乒乓缓存来解决图像采集和显示两端的帧率不匹配导致的不同步问题。...

0

1228次阅读

0条评论
DDR3缓存模块仿真平台构建步骤
2023-8-12 11:08

复制Vivado工程路径vivado_prj\at7.srcs\sources_1\ip\mig_7series_0下的mig_7series_0文件夹。粘贴到仿真路径testbench\tb_ddr3_cache（新建...

0

1316次阅读

0条评论
FPGA设计如何最优化
2023-6-25 15:46

这是笔者去年某个时间节点的感悟，由于工作繁忙，写完后搁置一边了。而对于“设计最优化”这个议题，笔者也一直深感功力不够，不敢多做阐释。但是，不管怎样，若能每隔几年都好好做些反思回顾，让自己对“设计最优化”的认知再做一些...

0

676次阅读

0条评论
Verilog边码边学Lesson：图像采集与显示设计之PLL配置与例化
2023-5-29 09:51

PLL(Phase Locked Loop)：为锁相回路或锁相环，用来统一整合时脉讯号，使内存能正确的存取资料。PLL用于振荡器中的反馈技术。许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步，利用锁相环...

0

734次阅读

0条评论
Lesson38 图像传感器介绍与设计架构
2023-5-22 10:44

图1 实验平台视频内容： Lesson38 图像传感器介绍与设计架构（本节视频） ● 介绍CCD与CMOS图像传感器 ● 图像传感器内部工作的基本原理 ● 图像采集显示设计的功能架构 ...

0

597次阅读

0条评论
一个典型的流水线设计
2023-5-8 10:55

流水线设计通常可以在一定程度上提升系统的时钟频率，因此常常作为时序性能优化的一种常用技巧。如果某个原本单个时钟周期完成的逻辑功能块可以进一步细分为若干个更小的步骤进行处理，而且整个数据处理过程是单向的，即没有反馈运算或者...

0

1289次阅读

0条评论
速度面积互换设计原则简析
2023-4-10 11:07

速度和面积一直都是FPGA设计中非常重要的两个指标。所谓速度，是指整个工程稳定运行所能够达到的最高时钟频率，它不仅和FPGA内部各个寄存器的建立时间余量...

0

1408次阅读

0条评论
FPGA器件级的设计决策
2023-2-13 11:26

选择FPGA器件厂商、器件系列、工具集等，很大程度上还是要考虑设计团队成员的设计经历和偏好。话说“就熟不就生”，因为这在很大程度上会决定了设计复杂性高低和项目进度周期的快慢。当然了，其它因素诸如成本、资源、功耗、可移植、...

0

693次阅读

0条评论
物理约束实践：网表约束LOCK_PINS
2022-11-28 15:24

话说网表约束中的CLOCK_DEDICATED_ROUTE、MARK_DEBUG和DONT_TOUCH，在实际工程中常常都可能遇上。MARK_DEBUG和DONT_TOUCH在设计和调试中可能常常要用到，CLOCK_DE...

0

1376次阅读

0条评论
物理约束实践：网表约束DONT_TOUCH
2022-11-12 14:14

概述对设计中的信号施加DONT_TOUCH约束，可以避免这些信号在综合编译过程中被优化掉。例如，有些信号节点在综合或布局布线编译过程中可能会被优化掉，但是我们希望在后期调试过程中能够监控到这些信号，此时就可以使用D...

0

3203次阅读

0条评论