发 帖  
  • pyverilog是一个非常强大的verilog分析工具,本节介绍pyverilog的使用...
    0
    2760次阅读
    0条评论
  • MACSec,英文全称 Media Access Control security,中文为媒体访问控制安全协议,是基于 802.1AE 和 802.1X 协议的链路层信息安全保障方法,具备安全认证、数据加密、完整性校验、...
    0
    2441次阅读
    0条评论
  • 物理设计分析

    2023-7-12 14:28
    到达内部电路的电压小于施加到芯片上的电压,因为每个金属层都对电流流动提供了电阻。...
    0
    576次阅读
    0条评论
  • 物理设计中的问题详解...
    0
    791次阅读
    0条评论
  • 一文详解延迟模型

    2023-7-5 16:55
    ·由于复杂的输入电容、电压降、电压岛、高阻抗网络等,需要进行延迟计算。...
    0
    644次阅读
    0条评论
  • 通常,开发任何类型的硬件包括芯片,都是从用普通语言描述硬件应该做什么开始的。经过专门培训的工程师然后将该描述翻译成硬件描述语言 (HDL),Verilog 就是其中一种,Verilog语言主要用于在集成电路设计,特别是超...
    0
    608次阅读
    0条评论
  • Cadence软件使用过程中偶尔会遇到文件被lock的情况,这是Cadence软件对文件的一种保护措施,大部分情况都是对用户友好的,但是偶尔也会给用户带来困扰,给工作带来的一定的不便。...
    0
    929次阅读
    0条评论
  • 这一期我们来讨论一些名词,就是标题里满满当当的英文单词。当然,其中最核心也是最基本的,就是OCV。什么是OCV?它又有什么含义呢?或许后端的朋友们对它相对熟悉些。...
    0
    10028次阅读
    0条评论
  • 上一次分享的关于floating gate检查的内容有不少人反映操作步骤很多,有时候按照步骤一步步来可以把流程走通,但是抛开教程就无从下手,所以这里再次分享一个简单一点的版本,希望帮助大家完善设计流程。...
    0
    1970次阅读
    0条评论
  • 在“物理感知”NoC IP 中,前端设计人员可以使用来自物理布局团队的早期 IP 布局信息来预测实现能力并解决任何潜在的时序问题。...
    0
    1845次阅读
    0条评论
  • 通过上一篇对Formal Verification有了基本的认识;本篇将通过一个简单的例子,感受一下Formal的“魅力”;目前Formal Tool主流的有Synopsys的VC Formal,Cadence的Jasp...
    0
    2191次阅读
    0条评论
  • 可以看到霄龙3代和2代的核心参数改变不大,3代CCD和2代的CCD都是采用台积电7nm的工艺,但是从Zen2架构到Zen3架构的改变还是蛮大的,比如AMD将原来Zen2 CCX中三级缓存16MB+16MB拆分设计改成1个...
    1
    3509次阅读
    0条评论
  • 各种PU(processing unit)的概念层出不穷,比较火热。今天我们来大致看看,这些X PU都是些什么?...
    1
    39530次阅读
    0条评论
  • 芯启源MimicPro原型验证系统是一个基于FPGA的高性能系统,使原型验证上升到一个新高度。MimicPro系统通过提高工作效率缩短开发周期,加快完成早期软件开发中的系统验证和回归测试等阶段。...
    0
    1891次阅读
    0条评论
  • A Memory Write Request of 1 DW with no bytes enabled, 即Memory Write 类型tlp中只有1DW的data,且length字段为1,并且tlp header中...
    0
    1831次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 11 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部