发 帖  
  • 高级外设总线 (APB) 是高级微控制器总线架构 (AMBA) 协议系列的一部分。它定义了一个低成本接口,该接口针对最低功耗和降低的接口复杂性进行了优化。...
    0
    1217次阅读
    0条评论
  • Verilog规范告诉我们:negedge 事件指的是如表43所示的跳变,发生negedge事件时才会执行操作。那么0时刻,是如何执行操作的呢?...
    0
    908次阅读
    0条评论
  • IC后端概述(下)

    2023-8-31 14:31
    本节介绍后端处理的剩余部分,上节我们讲到floorplan和placement。后面就到了CTS阶段。...
    0
    2814次阅读
    0条评论
  • 在ASIC设计中,我们使用FIFO或者RAM的时候经常会用到校验位,例如奇偶校验或者ECC(海明码)校验,当然,也有可能不使用任何校验位。...
    1
    1377次阅读
    0条评论
  • IC后端概述(上)

    2023-8-28 16:08
    GDS:Geometry Data Standard。它是描述电路版图的一种格式:包括晶体管大小,数量,物理位置和尺寸信息,连接线的物理尺寸和位置信息等等。晶体管+连接线组成庞大的电路逻辑。一般GDS可通过calibre...
    1
    8572次阅读
    0条评论
  • 什么是扫描链: 扫描链是基于扫描的设计中的元素,用于移进和移出测试数据。扫描链由连接在链中的多个触发器构成,其中一个触发器的输出连接到另一个触发器。第一触发器的输入连接到芯片的输入引脚(称为扫描入),从其中输入扫描数据。...
    0
    750次阅读
    0条评论
  • ADC框图解析

    2023-8-23 10:19
    本数据表描述了台积电40nm ULP工艺中的TetraMem ADC IP。...
    0
    913次阅读
    0条评论
  • 正是因为车规级芯片的这些特殊之处,给车规芯片的研发带来了诸多挑战。我们都知道一款智能汽车的芯片应用的芯片有上千颗,不同用途的芯片, 要求也不同,难点也不尽相同。...
    0
    1068次阅读
    0条评论
  • SerDes是串化(Serializer)和解串(Deserializer)的简称,下图给出了PHY的简图。发送端发送并行数据,时钟由ref_clk经过PLL锁相环振出的时钟提供,经过差分对信号传输至接收端,通过CDR恢...
    0
    4799次阅读
    0条评论
  • 行为型设计模式数量较多,上一篇介绍了模板模式和策略模式,下面对迭代模式进行介绍,挖掘其在UVM中的应用。...
    0
    528次阅读
    0条评论
  • 接下来介绍行为型设计模式在UVM中的应用。...
    0
    573次阅读
    0条评论
  • Semiconductor Engineering与AMD的CAD基础设施和物理设计研究员Philip Steinke、 Cadence负责云业务开发的副总裁Mahesh Turaga、Lightmatter硬件工程副总...
    0
    747次阅读
    0条评论
  • 正如“聚合”的意思(字典)“两个或多个事物聚集在一起的发生”。所以我们可以假设它也与 2 个时钟路径聚集在一起有关。 (了解时钟路径请参考另一篇博客-静态时序分析基础:第1部分“时序路径”)...
    0
    928次阅读
    0条评论
  • Systemverilog中可以使用static修饰变量,方法,得到静态变量和静态函数。static也可以直接修饰class,获得静态类。但...
    0
    1759次阅读
    0条评论
  • Chiplet(芯粒)已经成为设计师的战略资产,他们将其应用于各种应用中。到目前为止,Chiplet的验证环节一直被忽视。...
    0
    758次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 11 次赞同

    获得 0 次收藏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部