ruikundianzi的文章_电子工程师 - 电子技术论坛

ruikundianzi

经验：积分：0

查看完整档案 >>

+关注发私信

他的文章发文章

verilog语法：参数例化、赋值等
2022-11-23 14:14

Verilog 2005 版本支持使用省略位宽的方式赋值，’b,’d,’h，采用省略位宽的方式可以向左主动补齐，如果省略了进制符合b/d/h/o,则默认是十进制。...

0

6089次阅读

0条评论
浅谈Perl在IC设计中的运用
2022-11-14 12:34

Perl脚本能够高效批量化操作，降低错误率，提高效率。如批量生成verilog代码，快速生成仿真testbench，verilog代码的自动对齐，module模块的例化连接。...

0

1352次阅读

0条评论
如何通过电压调整模块提高芯片设计可靠性
2022-11-9 21:02

芯片工作过程中，由于负载发生变化，导致芯片电源网络的供电电压和电流发生变化，可能会出现芯片供电电压低于timingsignoff corner的最小电压的情况，影响芯片的时序。...

0

617次阅读

0条评论
芯片设计：如何压低芯片的功耗
2022-11-7 14:21

既然要优化功耗，我们先看看功耗是怎么造成的。现代大规模集成电路里面广泛用的是CMOS, Complementary Mosfet, 互补的晶体管。...

0

1828次阅读

0条评论
IC设计知识点：verilog定位手段之关键信号统计
2022-10-31 12:23

在IC设计中，进行需要对关键信号的特定状态进行计数，方便debug时进行状态判断。如对流控、反压等信号进行计数。有时候需要进行判断，是高电平计数还是低电平计数。...

0

978次阅读

0条评论
如何用Python写Verilog？
2022-10-26 13:00

事情是这样的，SoC工程师的一项典型工作就是集成。俗称连连看。...

0

1007次阅读

0条评论
CAN总线基础知识介绍
2022-10-19 14:14

总线分类的方式有很多，如被分为外部和内部总线、系统总线和非系统总线等等，不管是啥看英文叫作“BUS”，即“公交车”，也就是说总线就行公交一样。你只要在公交的运行线路上，就可以上车，上车点就是公交站点，同样的总线接好了，加...

0

1364次阅读

0条评论
C-PHY与MIPI D-PHYSM和M-PHY相比如何？
2022-10-17 15:14

本文将阐述这些答案，提供D-PHY和C-PHY架构的高层次概述，突出其相似性和差异性，确定每种PHY的优点和缺点，并提供在实施C-PHY时遇到的一些挑战的见解。...

0

3329次阅读

1条评论