ruikundianzi的个人主页_电子工程师 - 电子技术论坛

ruikundianzi

经验：积分：0

查看完整档案 >>

+关注发私信

他的动态

发布了文章 2023-1-5 15:23

CAM和TCAM是什么？

查找操作：输入待查数据，返回该数据被存储的地址。这也是CAM的最主要用途，它能够从巨大的数据库中进行快速查找，并且返回最佳的匹配地址，最快查找速度能达到每秒一亿次以上。...

0

9095次阅读

0条评论
发布了文章 2022-12-28 15:27

如何在EDA验证给找出大部分BUG

Transaction Model主要是将BUS连在了一起。这些模块之间不再是两两互联，而是根据架构设计通过BUS Arbiter连接。需要注意的是这个地方Arbiter还是功能级的实现。这个步骤可以验证地址空间是不是对的，互联是不是通的等...

0

1201次阅读

0条评论
发布了文章 2022-12-26 15:25

IC设计接口信号描述规范

在芯片设计过程中，模块接口信号的描述是一件非常重要的事情，好的描述既能够方便他人理解，又能够及时发现问题。比如说，互联信号描述互相检查的时候能够及时发现理解不一致。...

0

450次阅读

0条评论
发布了文章 2022-12-26 15:21

CDC跨时钟域的基础概念介绍

时钟域clock domain：以寄存器捕获的时钟来划分时钟域。单时钟域single clock domain，数据发送和接收是同一个时钟。...

0

1588次阅读

0条评论
发布了文章 2022-12-21 14:26

为了方便仿真这样写个ROM

系统函数$readmemh和$readmemb分别用来读取十六进制文件和二进制文件。貌似没有读十进制的。txt中的数据每行一个不需要逗号和最后一个数据后面的分号，数据格式对应。更多使用可以查询IEEE的Verilog语法手册。...

0

810次阅读

0条评论
发布了文章 2022-12-21 14:10

数字IC设计中的ECO是什么？

因为RTL freeze前，你可以通过修改RTL来更正你发现的bug。然而RTL freeze之后，后端人员做好了floorplan，或者已经开始布局布线，这个时候再去重新做一遍，既耗时耗力，又会惹怒后端。这显然不是好的选择。...

2

5707次阅读

0条评论
发布了文章 2022-12-14 13:44

RISC-V处理器验证：瑞士奶酪模型验证应用

而今，除了少数应用外，最先进的处理节点对所有应用而言都太过昂贵。在大多数情况下，架构创新是提供更高性能的唯一途径。对于计算要求较高的应用而言，理想情况下，处理器架构应与计算工作负载相匹配。...

0

2462次阅读

0条评论
发布了文章 2022-12-12 13:54

OCV、AOCV、POCV、LVF都是些什么？

某种意义上来说，芯片很脆弱。在生产中，外界环境的各种变化，比如PVT，都可能会使芯片产生不同的误差，从而导致同一晶圆上不同区域上的芯片里的晶体管速度变快或变慢，从而产生corner的概念。...

0

5605次阅读

0条评论
发布了文章 2022-12-5 13:57

Verilog中关于文件操作的系统任务

Verilog提供了很多对文件操作的系统任务和函数，例如打开关闭文件、向文件写入值、从文件读出值等等。...

0

1390次阅读

0条评论
发布了文章 2022-12-5 12:28

什么是门控时钟？如何生成门控时钟？

由于门控时钟逻辑具有一定的开销，因此数据宽度过小不适合做clockgating。一般情况下，数据宽度大于8比特时建议采用门控时钟。...

0

2930次阅读

0条评论
发布了文章 2022-11-30 12:32

什么是WAT（晶圆接受测试）？为什么要用WAT？

集成电路的设计十分复杂，动辄使用数百万到数十亿个逻辑门数量（gate count），每一个逻辑门和其他器件的电性参数必须同时达到标准，否则芯片可能无法正常运作。一片晶圆通常有数十到数万个芯片，保持制程的均一性相当重要。...

3

13191次阅读

0条评论
发布了文章 2022-11-28 15:00

特色供应商介绍：Ezchip

公司目前主要产品的为ezchip集成设计工具。通过web服务在线配置或文本描述的方式输入设计意图，该工具可自动完成芯片集成HDL源代码、设计文档、验证环境及时序约束脚本的设计，通过与目前主流EDA工具的协同工作，可极大地节省SoC集成设计/...

0

1551次阅读

0条评论
发布了文章 2022-11-23 15:48

FPGA国产化进程加速接口IP厂商大显身手

得益于高度的灵活性和强大的并行处理能力，FPGA可以在云、端、及其中间的全部应用中发挥作用，市场规模不断扩大。...

0

721次阅读

0条评论
发布了文章 2022-11-23 14:14

verilog语法：参数例化、赋值等

Verilog 2005 版本支持使用省略位宽的方式赋值，’b,’d,’h，采用省略位宽的方式可以向左主动补齐，如果省略了进制符合b/d/h/o,则默认是十进制。...

0

6089次阅读

0条评论
发布了文章 2022-11-16 12:32

浅谈模拟IP的共同特征

是什么造就了一个好的模拟 IP？具体来说，创建一个好的模拟 IP 需要什么？合适的电路架构至关重要。对于商业产品，架构应该是稳定、健壮的，并且对工艺和生产变化有足够的容忍度。...

0

2530次阅读

0条评论