发 帖  
经验: 积分:35
客服 广州健飞通信
北京市 东城区 行业服务/咨询顾问
  • 发布了帖子 2021-3-19 11:23

    0

    客服 广州健飞通信
    1.写数据之后,过一段时间empty信号才变低,这个延时是FIFO的特性,是固有的; 2.其次,这个空指示信号的延时不会对设计有影响:空信号一般用于读侧,有数据就读,没数据就不读,是不关心延时的。 3.FIFO里空信号和 ...
    来源:FPGA|CPLD|ASIC论坛 标签: FIFO
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部