dbuK_Lauren_FPG的专栏_电子工程师 - 电子技术论坛

dbuK_Lauren_FPG

经验：积分：8

查看完整档案 >>

+关注发私信

Vivado Synthesis的各种流程
2022-7-15 11:39

Vivado IPI （IP Integrator）提供了直观的模块化的设计方法。用户可以将Vivado IP Catalog中的IP、用户自己的RTL代码、或者用户已有的BD文件添加到IP Integrator中构成B...

0

1866次阅读

0条评论
Vivado 2022.1的新特性
2022-7-3 17:00

Vivado 2022.1已正式发布，今天我们就来看看其中的一个新特性。...

0

2439次阅读

0条评论
关于datasheet的含义
2022-7-3 16:27

设计分析时，我们除了查看资源利用率、时序指标、功耗等基本信息之外，有时也需要查看跟输入/输出管脚相关的信息，此时，就要用到这两个Tcl命令。...

0

4964次阅读

0条评论
如何通过get_parts获取芯片型号
2022-7-1 17:15

在芯片选型时，我们常常需要查看芯片的资源情况，此时，就要用到选型手册。...

0

2012次阅读

0条评论
Routing Complexity是什么含义呢？
2022-6-2 15:00

那么Routing Complexity是什么含义呢？Routing Complexity实际反映的是每个logic cell使用的布线资源的平均数目。此值越大说明布线拥塞程度越高。典型值为8（也是默认值），可满足大部分...

0

753次阅读

0条评论
UltraScale/UltraScale+的时钟资源
2022-5-12 15:34

UltraScale和UltraScale+进一步增强了Clock root的概念，从芯片架构和Vivado支持方面都体现了这一点。为了理解这一概念，我们先看看UltraScale/UltraScale+的时钟资源。...

0

1796次阅读

0条评论
Pblock的一个属性CONTAIN_ROUTING
2022-5-6 16:35

使用CONTAIN_ROUTING之后，布线时在Pblock的拐角处会遇到较大困难，可能出现布线拥塞甚至无法布通的情形。为尽量避免此情形，Xilinx建议尽可能使Pblock为矩形，减少出现拐角的概率。...

0

1919次阅读

0条评论
如何使用API定义一个向量呢
2022-3-30 14:12

数据类型是我们使用C++编程时必须明确的一项内容。针对AI Engine，这一点尤为重要。因为不同的数据类型所支持的运算是不同的。...

0

999次阅读

0条评论
如何评估graph的性能
2022-3-15 17:20

评估graph的性能对于kernel接口设计有着非常重要的意义。我们仍以前一篇文章中提到的工程为例。有三种方法可以评估graph的性能。...

0

1886次阅读

0条评论
使用Trace View对对Kernel进行性能仿真分析
2022-3-15 15:30

对Kernel进行性能分析需要对其进行仿真，同时还要用到Vitis Analyzer。为便于说明，我们以一个简单的Vitis工程为例。这个工程中有两个kernel，相应的代码如下图所示。 kernel 1有一个输入两...

0

1950次阅读

0条评论
AI Engine架构的构成及应用优势
2022-3-9 15:47

至此，我们可以看到AI Engine有三种数据源：存储单元、AXI4-Stream和级联接口。因此，编程时需要充分了解AIE的数据访问能力：2个32位AXI4-Stream输入，2个32位AXI4-Stream输出，1个...

0

3146次阅读

0条评论
在Vivado中怎么定制Strategy
2021-12-7 16:17

Vivado提供了多种Synthesis策略和Implementation策略，用户可以直接使用这些策略。尤其是希望通过扫描策略的方式实现时序收敛时，直接使用这些预定义的策略会很方便快捷。本质上，策略之间的差异是一些选项...

0

3040次阅读

0条评论
在Vivado中怎么定制Strategy
2021-11-18 16:17

Vivado提供了多种Synthesis策略和Implementation策略，用户可以直接使用这些策略。尤其是希望通过扫描策略的方式实现时序收敛时，直接使用这些预定义的策略会很方便快捷。本质上，策略之间的差异是一些选项...

0

3259次阅读

0条评论
Vivado BDC (Block Design Container)怎么用
2021-11-9 09:43

谈到BDC（Block DesignContainer）就不得不提IPI（IP Integrator）。IPI常被翻译为“IP集成器”，也是有道理的。它提供了一种“图形化+模块化”的设计方式。若用过Simulink或者S...

0

4406次阅读

0条评论
如何利用SystemVerilog仿真生成随机数
2021-10-30 10:33

采用SystemVerilog进行仿真则更容易生成随机数，而且对随机数具有更强的可控性。对于随机变量，在SystemVerilog中可通过rand或randc加数据类型的方式定义。rand表明该变量为随机变量，且在指定范...

0

10833次阅读

0条评论