发 帖  
经验: 积分:43
硕士研究生 西安理工大学
陕西省 西安市 学术研究/学生
  • 如果你参加过IC校招面试,自然会被问到“setup/hold的概念,以及setup/hold违例怎么办?”
    OcnD_zhu
    4492次阅读
    0条评论
  • verilog学习要点 2019-07-13 11:04
    Verilog HDL (Hardware Description Language) 是一种硬件描述语言,可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。此外,verilog提供了编程语言接口,通过该接口用户可以在模拟、验证期间从外部访问设计,包括模拟的具体控制和运行。
    电子工程师
    2866次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 2 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部