发 帖  
经验: 积分:2262
学生 中科驭数
北京 海淀 设计开发工程师
  • 回答了问题 2021-11-29 20:56

    FPGA怎么对引脚进行分块?DDR3与FPGA的引脚连接

    硬件开发
    第二种方式,并且你的FPGA只能选择BANK1或者BANK3,或者同时使用。 //------ 设定好BANK之后,在分配引脚时需要设置对应的引脚电平。SSTL15是addr电平,SSTL15_T_DCI是data电平。 //------ 如果不接DDR3,BANK1或者B ...
  • 回答了问题 2021-11-26 09:39

    XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比

    硬件工程师
    不同接口面向不同的开发方式。 本质没太大区别。
  • 回答了问题 2021-11-15 22:30

    AD9253数据输出异常

    电子工程师
    没有办法给确切的结论,总之软硬件都要查。 以下仅供参考: //------a.Error点定位 波形数据可以导出为文件,可以通过Matlab分析错误点的规律。 不会Matlab的话那就没办法了,因为我也不会。 //------b.硬件定位 可 ...
  • 回答了问题 2021-10-31 16:57

    Verilog新手求助

    学生
    可以,不过你的代码在复位之后默认值是c,不知道这种情况是不是你想要的的结果。
  • 回答了问题 2021-10-30 10:45

    各位大神,请教下在quartus中用dds做混频时,modelsim中仿真波形不对

    研究生
    看一下波形显示的状态是不是无符号数和有符号数的方式用反了?
  • 回答了问题 2021-10-23 14:50

    诺瓦MRV332开发板问题

    硬件开发
    这方面不太熟悉,推测是网络变压器一类的东西,主要作用是电气隔离(或者说电平转换)和抑制干扰。
  • 回答了问题 2021-10-15 12:22

    有没有熟悉FPGA/电路设计项目的接画板&答疑?

    RA
    自己画PCB还有一个问题:焊接。 我的解决办法是直接买现成的板子,然后自己画底板。 如果你实现的是常规IO功能,也可以在淘宝搜其他的FPGA最小开发板,程序基本上改一改就能用。 //------ 图片仅供参考 ...
  • 回答了问题 2021-10-15 11:54

    有没有熟悉FPGA/电路设计项目的接画板&答疑?

    RA
    常规双层/四层的PCB可以满足要求。 如果没有交互,把MCU去掉,添加SPI-FLASH进行程序烧录。 原理图的话你参考淘宝任意一款spartan6的开发板进行修改。
  • 回答了问题 2021-10-14 11:23

    FPGA 一个简单的FDCE模块vivado实现后的功能不符合预期

    嵌入式软件
    //------问题结尾描述没结束嚒? 代码问题。(你的代码既然可以仿真通过,逻辑上没有大问题) 你使用#32这种格式赋值,仿真没有问题,但是它不支持实际综合布线运行。 //------建议 修改代码,增加计数模块。 ...
  • 回答了问题 2021-10-9 09:40

    莱迪思ICE40LP1K-CM36芯片问题

    您好,Lattice的FPGA需要烧录程序才能正常工作。 我没有用过Lattice的FPGA,不知它内部的程序可否读取出来;但是Xilinx和Altera的FPGA不支持逆向编程(从芯片读取程序)。 //------常规操作 直接找产品厂家(FPGA板 ...
  • 回答了问题 2021-10-8 09:50

    状态机设计问题

    student
    //------状态机要结合所有代码来看。 1.next赋默认值2'bx。这样写不太规范,x是不定值(仿真是x,实际运行通常是0),建议赋初始值为特定值或者2'b00. 2.通常情况下,建议case添加default语句。如果所写代码已经考虑 ...
  • 回答了问题 2021-9-27 18:42

    【萌新求助:无法绑定引脚】vivado绑定引脚时,选项中缺少原理图上的引脚,无法选择和绑定,编辑constr文件也会报错。

    学生
    你选择的引脚是PS端(ZYNQ)的MIO引脚,对应接口通常是PS端的UART-1。 通常情况下在zynq勾选相关MIO功能接口之后,无需额外进行xdc约束。(TX是B12,RX是C12) 如果你想通过RTL代码,在PL端强行分配这两个引脚,viva ...
  • 回答了问题 2021-9-18 09:38

    在使用quartus调用modelsim时发生错误

    学生
    您好,看不到关于问题的有效信息。 //------ 工程文件放在非中文路径目录(也包括路径太深的目录)即可。 编译如果没有问题,和quartus-ii以及工程位置没有关系,建议针对modelsim做问题定位。 ...
  • 回答了问题 2021-9-17 09:56

    AD9361 BIST功能验证相关事项

    产品经理
    //------非常抱歉,问题触及我的盲区了。 你用的开发板?建议直接联系售后。 如果是自研板卡,建议咨询参考设计板卡的厂家,或者和参考板卡做对比来定位问题。 ...
  • 回答了问题 2021-9-10 19:42

    新手求助FPGA画板bank电压问题?

    Xilinx-Spartan6的原理图么? //------我不做硬件,以下内容仅供参考: 1.每个bank需要单独供电(可以连接同一电源)。 2.参考黑金AX545原理图(spartan-6),IO_L1N_VREF_3应该是连接参考电源。 //------结论 你看 ...
ta 的专栏

成就与认可

  • 获得黄金勋章

    问答被选为最佳答案 93 次
  • 获得 1 次赞同

    获得 8 次收藏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部