发 帖  
  • 回答了问题 2019-2-26 12:09

    AD9361无法发出信号

    你的意思是一定是我的时序有问题么?
  • 回答了问题 2019-2-26 11:42

    AD9361无法发出信号

    请帮忙看看目前的状态怎么debug,要查看哪些东西才能继续走下去,把我的1m正选波发送出来。
  • 回答了问题 2019-2-25 16:24

    N5182A I/Q差分输出BNC In和Qn上的信号不符合规格

    嗨tabbott,>我最近有一个客户谁有选项1EL,他们没有得到任何东西我不是和Q没有。 我的发电机安装了最新的固件,还有许可证1EL。 >检查它的好方法是将SINE_TEST_WFM波形加载到Dual Arb并播放它。 我按照你的说法 ...
  • 回答了问题 2019-2-25 16:12

    N5182A I/Q差分输出BNC In和Qn上的信号不符合规格

    嗨tabbott,>我最近有一个客户谁有选项1EL,他们没有得到任何东西我不是和Q没有。 我的发电机安装了最新的固件,还有许可证1EL。 >检查它的好方法是将SINE_TEST_WFM波形加载到Dual Arb并播放它。 我按照你的说法 ...
  • 回答了问题 2019-2-25 15:46

    N5182A I/Q差分输出BNC In和Qn上的信号不符合规格

    嗨tabbott,>我最近有一个客户谁有选项1EL,他们没有得到任何东西我不是和Q没有。 我的发电机安装了最新的固件,还有许可证1EL。 >检查它的好方法是将SINE_TEST_WFM波形加载到Dual Arb并播放它。 我按照你的说法 ...
  • 回答了问题 2019-2-25 11:21

    Vivado怎么使用`define enabled来编译RTL

    您没有说您是在项目还是非项目批处理模式... 在项目模式下,在Flow Navigator中,转到项目设置 - >语言选项 - > Verilog选项。 在“定义”部分中,单击“添加”,然后在弹出窗口中输入要定义的宏名称(不带`),并在 ...
  • 回答了问题 2019-2-21 11:03

    FPGA的时钟门控是好还是坏?

    在ASIC中,将时钟分配给所有时钟元件的时钟树(一组网络和缓冲器)专门为每个器件构建。 结果,可以在树中具有几乎任何逻辑的时钟树来门控特定时钟或时钟组。 时钟树用于处理所有这些,包括通过门控元件来适应延迟。 ...
  • 回答了问题 2019-2-21 10:36

    VHDL设计要注意什么

    >我已经缓冲了从另一个域连续两次进入时钟域的任何信号 >由目标频率计时的寄存器。 这是一种能够将异步信号同步到同步域的亚稳态技术。 如果您已经为总线(或多个位)执行了此操作,并且期望所有数据位将在新的同步 ...
  • 回答了问题 2019-2-20 11:09

    xapp727无法驱动BUFR

    在Virtex-6中,BUFIO和BUFR彼此平行放置,而不是串联放置。 如果输入时钟来自具有时钟功能的I / O,那么IBUF或IBUFDS的输出将输入BUFIO和BUFR的I输入。 如果输入来自MMCM,则同样如此 - 相同的MMCM输出同时输入BUFIO ...
  • 回答了问题 2019-2-20 10:53

    xapp727无法驱动BUFR

    在Virtex-6中,BUFIO和BUFR彼此平行放置,而不是串联放置。 如果输入时钟来自具有时钟功能的I / O,那么IBUF或IBUFDS的输出将输入BUFIO和BUFR的I输入。 如果输入来自MMCM,则同样如此 - 相同的MMCM输出同时输入BUFIO ...
  • 回答了问题 2019-2-20 07:47

    Xilinx ISE中的报告未更新

    您确定要编辑正确的文件吗? 将RTL代码引入项目时,您有两种选择 - 将文件保留在原来的位置,或将它们复制到项目中。 如果将它们复制,则每个文件将有两个副本 - 项目外部的原始文件和内部复制的文件。 如果您编辑原 ...
  • 回答了问题 2019-2-20 07:34

    Xilinx ISE中的报告未更新

    您确定要编辑正确的文件吗? 将RTL代码引入项目时,您有两种选择 - 将文件保留在原来的位置,或将它们复制到项目中。 如果将它们复制,则每个文件将有两个副本 - 项目外部的原始文件和内部复制的文件。 如果您编辑原 ...
  • 回答了问题 2019-2-19 11:12

    为什么有这么多不同类型的端口用于高速串行通信

    所有这些类型的通信都使用高速串行I / O. 通信协议有很多层。 最低级别是物理层。 这里,确定连接类型(铜或光),电压标准(即CML)是铜,以及比特率(1Gbps,2.5Gbps,3.25Gbps)。 GTX / GTP(和其他)可用于所 ...
  • 回答了问题 2019-2-15 15:32

    请问变压器设计有妙招吗?

    成功率怎么样?
  • 回答了问题 2019-1-15 12:52

    HMC1060 LDO输出电压不稳定

    可以适当调整大小,重载和轻载的时候不一样,负载要纯阻性,如果问题复现,建议增加输出电容
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部