陈玉筠的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

陈玉筠

经验：积分：139

查看完整档案 >>

+关注发私信

他的提问 54 他的回答 505 去回答

回答了问题 2019-4-4 16:59

我画PCB板时总出现这种问题是怎么回事？

lbzhuo

白线俗称飞线！也就是要布的线！就是原子哥说的那样，要照那个飞线布线！
回答了问题 2019-4-4 14:15

请问是否必须总是有一个训练模式来使用ISERDESE2？

piaoxuedtian

请看这个论坛帖子。 Avrum 以上来自于谷歌翻译以下为原文 Please see this forum post. Avrum
回答了问题 2019-4-4 14:08

请问是否必须总是有一个训练模式来使用ISERDESE2？

piaoxuedtian

请看这个论坛帖子。 Avrum 在原帖中查看解决方案以上来自于谷歌翻译以下为原文 Please see this forum post. Avrum View solution in original post
回答了问题 2019-4-4 13:47

请问为什么第二个周期更长？

wanglinhua2627

1）数据在上升沿产生，但接收器在下降沿采样，我想同时查看dada和接收器时钟。好像我不能这样做？源和目标都在FPGA内吗？如果是这样，你为什么要在时钟的负边缘进行采样 - 这不是正常的同步设计...... 但答案是否 ...
回答了问题 2019-4-4 13:26

请问为什么第二个周期更长？

wanglinhua2627

一般情况下，您想要对时钟和数据进行采样，ILA的合理CLK是否正确显示？不，通常，您希望将ILA用作逻辑分析仪。逻辑分析仪（主要）用于通过捕获每个周期期间系统的状态来调试同步系统。因此，如果这是一个简单的同 ...
回答了问题 2019-4-4 12:59

请问为什么第二个周期更长？

wanglinhua2627

您必须意识到ILA是一个“内部逻辑分析器”，因此这意味着它使用采样时钟对信号进行数字采样。您看到的“波形”实际上只是每个连续样本上这些采样值的图。在这个捕获中，看起来你正在抽样时钟。因此，在采样时钟的 ...
回答了问题 2019-4-4 12:46

请问为什么第二个周期更长？

wanglinhua2627

1）数据在上升沿产生，但接收器在下降沿采样，我想同时查看dada和接收器时钟。好像我不能这样做？源和目标都在FPGA内吗？如果是这样，你为什么要在时钟的负边缘进行采样 - 这不是正常的同步设计...... 但答案是否 ...
回答了问题 2019-4-3 10:00

32通过发送AT指令控制ESP8266有时候程序卡在连接网络

yangachun

AT+CWMODE=3 AT+RST AT+CWJAP="north-2-201","xuzhuanglin121" AT+CIPSTART="TCP","192.168.1.116",8086 AT+CIPMOD=1 和我用串口助手直接测试的指令是一致的。底层驱动的函数是移植原子哥的教程 ...
回答了问题 2019-4-2 09:44

多个时钟问题

60user89

哦，你不能忘记亚稳态 - 通过这种方式对异步信号进行采样，你的IDDR或ISERDES会变成亚稳态。因此，在状态机内部使用此信号确定其“时间”之前，必须让它通过适当的亚稳态分辨率电路。这将意味着每个信号上的许多背 ...
回答了问题 2019-4-2 09:37

多个时钟问题

60user89

好的 - 让我们后退一步...... 暂时忘掉VHDL - 你必须考虑硬件。即使快速浏览参考文件，也能清楚地显示出目的是什么 - 对于时间数字转换器，您希望获得尽可能精确的“时间”度量。正如Austin建议的那样，在FPGA中 ...
回答了问题 2019-3-29 14:34

Vitex-6如何延迟dqs 3 ns

h1654155701.3956

如果您发布了有关此闪存的更多信息，可能会有所帮助......（数据表和/或界面的时序图会有所帮助）。 DQS是否持续运行（与DDRx-SDRAM不同，它改变了读写之间的方向）。如果是这样，那么一种选择是将DQS用作常规时钟 ...
回答了问题 2019-3-29 14:06

如何消除负面松弛？

60user23

这不会破坏逻辑，但不会分析路径。这一评论可能令人困惑，并有一些澄清。正如其他人所评论的那样，如果你在路径上放置一个TIG，那么该工具将忽略路径上的时间。虽然组合功能的功能仍然是“正确的”，但系统的功能 ...
回答了问题 2019-3-28 15:10

请问“2”在这个表达中意味着什么？

nyuwerw

那么，再次告诉我，为什么Verilog比VHDL更好！真？你真的想开始这场辩论吗？ :-)我一直把它作为一项政策，绝不参与伪宗教辩论！我接受这两种语言都有它们的位置 - 嘿，我甚至可以（几乎没有）用VHDL进行设计。 ...
回答了问题 2019-3-28 14:49

请问“2”在这个表达中意味着什么？

nyuwerw

我想我的立场得到了纠正！谢谢Gabor！ Avrum 以上来自于谷歌翻译以下为原文 I guess I stand corrected! Thanks Gabor! Avrum
回答了问题 2019-3-28 14:29

请问“2”在这个表达中意味着什么？

nyuwerw

顺便提一下，复制需要一组额外的大括号。即2 {x}需要在大括号内{2 {x}}，否则会出现语法错误。那个人往往会咬我，因为不清楚为什么需要外括号来区分复制的内容和复制品的数量。它不是真正的“额外”一对括号。复 ...

1 ...上一页 20 21 22 232425 26 27 28 ... 34 / 34 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /6