发 帖  
  • 回答了问题 2019-4-17 09:50

    UG865中'N/A'的含义是什么?

    N / A是“不适用”的通用缩写。 在这种情况下,它位于表格的“方向”列中。 所讨论的引脚是电源连接而没有连接引脚,它们都没有“方向”,因此“不适用”。 Avrum 在原帖中查看解决方案 以上来自于谷歌翻译 以下为 ...
  • 回答了问题 2019-4-17 09:45

    错误非法模块递归

    如果您发布代码,帮助您会容易得多... 但是,从消息中看来,模块似乎试图实例化自身的实例(这就是递归意味着什么) - 直接或通过其他实例。 虽然递归是软件算法编码中非常强大的工具,但在RTL编码中它是没有意义/不 ...
  • 回答了问题 2019-4-16 11:11

    STVP/STM8S-Discovery崩溃了Windows

    很安静的板。我刚拿到了电路板,我设法编译了这个例子。据我所知,唯一的驱动程序是通用USB磁盘驱动程序。我没有安装任何东西。可能还有其他内容,但它未在Windows中注册。这来自远离专家的人,在linux或Mac上做这件 ...
  • 回答了问题 2019-4-16 10:58

    如何使用verilog为FPGA制作通用字节写

    问题(可能)不是与Verilog有关,而是与FPGA中的Block RAM的能力有关。 RAMB36(和其他RAM)每字节启用(仅限); 每个启用控制写入RAM的8(或9)位。 块RAM没有更小的粒度。 如果您真的需要位写入功能,您有两种选择 ...
  • 回答了问题 2019-4-16 10:09

    分布式RAM中怎么异步读取

    请不要在多个论坛中发布相同的问题。 请参阅我在此论坛中的回复。 Avrum 以上来自于谷歌翻译 以下为原文 Please don't post the same question in multiple forums.   See my response in this forum.   Avrum ...
  • 回答了问题 2019-4-15 12:15

    时钟模式怎么在单个合成运行中覆盖所有情况

    您没有向我们提供足够的信息来回答这个问题。 至少你需要告诉我们你正在使用什么工具--Vivado或ISE,因为两者之间的答案非常不同。 我假设您正在使用Vivado(因为您提到了set_case_analysis,这是一个Vivado命令)。 ...
  • 回答了问题 2019-4-11 15:24

    MSO9254A使用MATLAB将OSC和导入数据之间的值不匹配

    嗨algoss,我回来了,我一直忙于其他的事情。 回到最后一篇文章,除了-410查询中断警告/错误之外,我已经解决了所有问题。 首先,是什么让OSC产生这个错误(-410)? 为什么总是在fprintf之后(visaObj,':WAV:D ...
  • 回答了问题 2019-4-11 15:03

    MSO9254A使用MATLAB将OSC和导入数据之间的值不匹配

    嗨再次,我有更新Windows和安捷伦软件到最新版本:4.10.0010。 并且仍然有同样的问题。 我认为YIncrement与信号有关,而与可见窗口无关。 另一个问题,我如何阅读当前的平均值? 我正在做65000个平均值,所以我需要 ...
  • 回答了问题 2019-4-11 13:02

    .srp报告中的最大频率和安全边际?

    小心 - 原始问题提到了.srp报告中的时间安排。 这是XST合成后的时序估计。 合成时的时间估计值得怀疑。 真的只是在地点和路线之后的时间超出了任何真正的意义。 那么,只要你对P& R的输出进行了适当的限制你的 ...
  • 回答了问题 2019-4-11 12:13

    怎么创建进行门控的Diffenertial时钟

    你需要这个门控时钟是什么? 它只是用于转发出FPGA,还是你还需要在内部使用它? 如果它只是转发,那么你可以在出路时完成,但不能直接控制OBUFDS。 转发时钟的正确方法是通过ODDR。 通常做时钟转发,将D1连接到1,D ...
  • 回答了问题 2019-4-10 11:33

    2个BUFR输出之间的相位关系是什么

    如果处理得当,两个BUFR的输出是同相的。 但是你必须实现电路来同步BUFR计数器,这在UG472(v1.11.2,p.108)“BUFR Alignment”中有概述。 您需要在BUFMR上对输入时钟进行门控,重置两个BUFR,释放BUFR的复位,然后 ...
  • 回答了问题 2019-4-10 11:13

    2个BUFR输出之间的相位关系是什么

    如果处理得当,两个BUFR的输出是同相的。 但是你必须实现电路来同步BUFR计数器,这在UG472(v1.11.2,p.108)“BUFR Alignment”中有概述。 您需要在BUFMR上对输入时钟进行门控,重置两个BUFR,释放BUFR的复位,然后 ...
  • 回答了问题 2019-4-9 14:09

    什么是时间限制

    你的时钟长30ns。 目标设备需要10ns才能进行设置。 因此,FPGA必须在时钟上升沿之后的20ns内准备好数据。 您可能需要花时间在电路板上进行传播 - 假设时钟需要0.3ns才能从下游设备传播,数据需要0.4ns才能传播回下游 ...
  • 回答了问题 2019-4-9 13:56

    SPARTAN6到ZYNQ PRIMITIVES CONVERSION不匹配

    简而言之,您无法自动或机械地执行此操作。 Spartan-6和7系列器件(尤其是Zynq)的时钟结构(特别是)非常不同。 您必须重新审视所有I / O接口的设计,并使用7系列结构重新设计它们。 对于某些事情,这将是相当简单 ...
  • 回答了问题 2019-4-9 08:33

    请问AT45DB161B和W25X16在编程上有什么区别?

    那他们的程序可不可以通用呢?
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部