发 帖  
  • 回答了问题 2019-6-14 06:45

    怎么在Spartan 3E中存储一个恒定的1 MB大比特流并将其读出

    我正在使用Spartan 3E入门套件板。 我用USB线编程。 根据此处列出的规格(http://www.xilinx.com/products/boards-and-kits/HW-SPAR3E-SK-US-G.htm),它说Xilinx器件:Spartan-3E FPGA(XC3S500E-4FG320C) )Cool ...
  • 回答了问题 2019-6-10 17:34

    TD-LTE智能天线自动测试系统解决方案

    TM系列高性能射频开关矩阵简介 上海创远仪器技术股份有限公司研制的TM系列高性能射频开关矩阵,包括2x8、2x9、2x10、2x12等多种规格,实现全交叉连接,端口驻波小于1.2,端口隔离度高达85dB,内置匹配负载,空闲端口 ...
  • 回答了问题 2019-6-10 10:59

    请问有STM32红外遥控实验的系统框图吗?

  • 回答了问题 2019-6-5 16:22

    基于ATE推动WiMAX射频测试与特征描述

    WiMAX的能力 WiMAX是一种射频技术,用来代替有线DSL或电缆来提供“最后一英里”宽带接入。该技术基于IEEE 802.16标准,工作距离为数公里,而WiFi (IEEE 802.11)提供的距离是数十米或数百米。 广泛采用的WiMAX载波频 ...
  • 回答了问题 2019-6-4 11:32

    微波测量系统实验

    四、实验内容 1、观察了解频率计,驻波测量线的结构形式。 2、用频率计测信号源的震荡频率。 3、用驻波测量线测量场的分布图形。 4、用驻波测量线测量波导的波长。 ...
  • 回答了问题 2019-6-4 08:36

    SIM800C通信启动后5-6s就灭了

    你看一下开机引脚状态。还有模块状态引脚就知道了
  • 回答了问题 2019-5-29 08:36

    PB3 PB4请问如何当普通IO使用

    謝謝原子大 再請教您一個問題 每次用庫的寫法都不能彙編 是不是我的庫要換掉 或是 定義錯誤
  • 回答了问题 2019-5-15 10:09

    SIM800C与后台服务器通讯返回错误

       每次与后台通信的流程是这样的         GprsCmd_HttpInit();         GprsCmd_HttpPara1();         GprsCmd_HttpPara2();         GprsCmd_HttpWData_0E();         GprsCmd_HttpPactio ...
  • 回答了问题 2019-5-15 07:15

    ESP8266不能连接网络调试助手

    给自己顶一个把
  • 回答了问题 2019-5-5 14:30

    是否可以使用AXI4流以某种方式从收发器中提取输入数据

    长话短,未经编码的NRZ数据以5.6 GB / s的速度接收 简而言之,这是不可能做到的。 在5.6gbps时,您无法使用FPGA的“常规”(并行)I / O. 高速I / O(GTX / GTH)使用时钟数据恢复(CDR),因此必须使用协议以确保CD ...
  • 回答了问题 2019-4-26 13:18

    输入时钟和MMCM输出时钟之间的延迟

    当你说时钟之间的“延迟”时,你不是指一个相位延迟,而是在输入时钟开始运行和输出时钟变得有效之间的延迟......(至少这是我从你的时间看到的 图)。 这是对MMCM的真实行为进行建模。 MMCM是一个基于PLL的时钟生 ...
  • 回答了问题 2019-4-26 13:10

    输入时钟和MMCM输出时钟之间的延迟

    当你说时钟之间的“延迟”时,你不是指一个相位延迟,而是在输入时钟开始运行和输出时钟变得有效之间的延迟......(至少这是我从你的时间看到的 图)。 这是对MMCM的真实行为进行建模。 MMCM是一个基于PLL的时钟生 ...
  • 回答了问题 2019-4-25 14:06

    过度流水线的成本是多少

    但有一点我注意到:设计可以消耗更多的LUT,因为XST在其优化中受到更多限制。 当你推断一个触发器(没有重新启动寄存器)时,触发器就无法移动。 这意味着该工具无法将逻辑从一个管道阶段与其之前或之后的管道阶段合 ...
  • 回答了问题 2019-4-25 13:54

    如何用参数化加法器树编写Verilog

    Gabor(@gszakacs)的建议可能是在Verilog中做到这一点的最好(也许唯一)的方法。 但是,在SystemVerilog中,您可以跨端口边界传递二维数组(并参数化两个维度)(以及更多)。 Vivado(综合和模拟)支持SystemVer ...
  • 回答了问题 2019-4-25 13:37

    过度流水线的成本是多少

    在Xilinx FPGA中,每个LUT有两个触发器(一个用于O6输出,另一个用于O5输出)。 这通常意味着有“绰绰有余”的触发器用于流水线操作 - 您可以在每个LUT之后设置一个触发器。 通常,这将为您提供尽可能最快的时钟速度 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部