陈玉筠的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

发帖

陈玉筠

经验：积分：139

查看完整档案 >>

+关注发私信

他的提问 54 他的回答 505 去回答

回答了问题 2020-4-16 10:30

如何实现两个处理器之间的通信

chm12

由于我的处理器中只有一个一次以一种方式发送数据，因此当有传入数据并利用共享内存时，我不能使用i2c发送中断吗？你必须意识到“共享内存”是一个软件概念。为了使两个处理器共享一些内存区域，物理架构需要落后 ...
回答了问题 2020-4-16 10:21

关于时钟频率问题

AMp88

一大堆东西...... 首先，不建议在FPGA中使用结构分频器来分频时钟。 FPGA的结构具有专用时钟结构，包括驱动时钟网络的时钟缓冲器以及MMCM和PLL等时钟修改模块。这些应该用于修改时钟，而不是修改结构中的触发器。 ...
回答了问题 2020-4-16 09:55

关于时钟频率问题

AMp88

一大堆东西...... 首先，不建议在FPGA中使用结构分频器来分频时钟。 FPGA的结构具有专用时钟结构，包括驱动时钟网络的时钟缓冲器以及MMCM和PLL等时钟修改模块。这些应该用于修改时钟，而不是修改结构中的触发器。 ...
回答了问题 2020-4-15 10:31

使用make文件创建没有.ise项目文件

唢呐讲师

术语“ISE”可能有点令人困惑。实际上，它指的是用于在Vivado之前合成和实现FPGA的基础工具。这些命令由xst，ngdbuild，map，par，bitgen，trce等组成......这些命令可以直接从命令行，批处理文件或（我怀疑你的情 ...
回答了问题 2020-4-15 10:11

是否可以使用DCM在占空比不是常数50％的时钟上进行相移？

young001

不 - 有两个原因。第一个是使用CLK0，CLK90 ...输出时DCM的最小CLKIN周期为5MHz（DS162，表53）。在同一个表中，它指定了最小和最大占空比，即60/40。但是，对于速度较慢（610KHz）的信号，您应该能够以更快的时 ...
回答了问题 2020-4-15 10:02

是否可以使用DCM在占空比不是常数50％的时钟上进行相移？

young001

不 - 有两个原因。第一个是使用CLK0，CLK90 ...输出时DCM的最小CLKIN周期为5MHz（DS162，表53）。在同一个表中，它指定了最小和最大占空比，即60/40。但是，对于速度较慢（610KHz）的信号，您应该能够以更快的时 ...
回答了问题 2020-4-13 10:09

如何计算vivado 15.2中的输入延迟？

adolclistin

这里有几件事...... 首先，我花了一些时间来弄清楚你用trco / tcfo指的是什么。这些参数来自XDC的语言模板 - >时序约束 - >输入延迟约束 - >系统同步 - >双倍数据速率。这不是系统的正确模板 - ADC是源同步，而不 ...
回答了问题 2020-4-10 10:27

verilog genvar block error无法访问数组

h1654155701.3956

你必须要了解生成块正在做什么...... 生成循环是Verilog结构部分的一部分 - 在生成块结构内部正在创建; 你是 - 安装模块 - 使用原始门 - 声明变量或网络 - 创建连续作业 - （一大堆其他的东西）这些 ...
回答了问题 2020-4-10 10:20

verilog genvar block error无法访问数组

h1654155701.3956

你必须要了解生成块正在做什么...... 生成循环是Verilog结构部分的一部分 - 在生成块结构内部正在创建; 你是 - 安装模块 - 使用原始门 - 声明变量或网络 - 创建连续作业 - （一大堆其他的东西）这些 ...
回答了问题 2020-4-10 08:24

摄像机链接失败切换限制约束

opqooq

快速使用时钟的唯一方法是在BUFIO上。 MMCM的前四个输出（不是PLL）可以访问“高性能时钟路径”。这些是与MMCM在同一时钟区域中与BUFIO和BUFR的专用连接。要快速执行接口，您需要将低速时钟带入MMCM，在MMCM中仅生 ...
回答了问题 2020-4-7 11:20

FPGA与PC之间如何串行通信？

evpt

（我们已经讨论过了）... 你做了什么？你尝试过什么？你在观察什么？你写了什么代码？你有模拟吗？... 没有具体信息，我们无法帮助您。我们不打算为你设计这个...... Avrum ...
回答了问题 2020-4-6 18:02

哪个xilinx原语x_ff代表virtex 7板？

60user129

邮政地点和路线网表（至少在ISE中）使用与早期网表相同的一组组件来表示。他们使用“simprim”原语而不是使用“Unisim”集。这些原语用足够的细节描述底层单元的功能，以允许在它们上注释时序。因此，X_FF单元是s ...
回答了问题 2020-4-6 17:43

哪个xilinx原语x_ff代表virtex 7板？

60user129

在primitives / mti目录中，有X_FF.vhd，其中包含：描述：Xilinx时序仿真库组件具有异步清除和预设以及时钟使能的D触发器文件名：X_FF.v （具有讽刺意味的是，因为它实际上来自X_FF.vhd） simprims和unisims ...
回答了问题 2020-4-6 13:09

无法使用新的ISE版本加载旧项目

wenminglang

首先，要明确的是，ISE版本号11.x，12.x，13.x，14.x不是基于年份的 - ISE11.1没有（必然）在2011年问世，ISE14.1也没有出来在2014年。这与Vivado不同，后者编号为2012.x. 2013.x，2014.x，2015.x，以年为基础。 ...
回答了问题 2020-4-2 10:24

静态ram的代码怎么写？

QAjqq

请建议我如何在FPGA中实现这个逻辑。我们不清楚你想要做什么。您是否尝试用FPGA替换旧的异步RAM？如果是这样，那么它可能是有可能的，但正如@markcurry所说，你将不得不彻底重新思考。最大的问题是RAM的“访问时 ...

1 ...上一页 8 9 10 111213 14 15 16 ... 34 / 34 页下一页

ta 的专栏

关注

粉丝

关闭

站长推荐 /6

返回顶部

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航