发 帖  
  • 回答了问题 2020-8-26 16:29

    霍尔效应旋转位置传感器在交通运输的应用

    1. 耐用性。工程师应考虑设备将在何种类型的环境中工作。对于极具挑战性的环境,应规定外壳防护等级达到IP67,达到更高的产品耐用性。这对于通常运行在严酷气候和环境下的车辆及设备来说,尤为重要。 霍尼韦尔RTY系 ...
  • 回答了问题 2020-8-25 15:55

    求FPGA上的数字表示格式?

    有几种方法将半导体管芯连接到封装引脚。 这些天流行的是倒装芯片 https://en.wikipedia.org/wiki/Flip_chip CLG封装是非倒装芯片。 虽然没有说它是什么,但只有它不是,我想CLG包是用连接连接的。 干杯 Avi Chami M ...
  • 回答了问题 2020-8-25 15:29

    求FPGA上的数字表示格式?

    嗨, 看看Zynq的封装和引脚文档 https://www.xilinx.com/support/documentation/user_guides/ug865-Zynq-7000-Pkg-Pinout.pdf 在第6章,包装标记 干杯, Avi Chami MScFPGA网站
  • 回答了问题 2020-8-25 15:19

    求FPGA上的数字表示格式?

    嗨, 看看Zynq的封装和引脚文档 https://www.xilinx.com/support/documentation/user_guides/ug865-Zynq-7000-Pkg-Pinout.pdf 在第6章,包装标记 干杯, Avi Chami MScFPGA网站 在原帖中查看解决方案 ...
  • 回答了问题 2020-8-24 10:26

    怎么阻止ram行为?

    你有什么理由想限制地址范围吗? 我猜设备将始终支持最近的地址范围,在本例中为1024.我认为您不能将块ram限制为部分页面 Avi Chami MScFPGA网站
  • 回答了问题 2020-8-12 10:33

    Spartan 7-s的器件图和引脚规格是否可用?

    即使引脚尚未公布:任何人都知道为什么SPARTAN7-s的IO-s比SPARTAN6-es少? 相同的包装:TQG(A)144。 在CSGA225封装中,XC7S6,XC7S15,XC7S25分别具有100,100,150 IO-s(“7系列概述”中的表3)。 与TQG(A)144封 ...
  • 回答了问题 2020-7-26 12:12

    请问stm32中用一个mp3模块能同时播放多个音乐吗?

    云汉达人 参考楼上MOP的应该能走通
  • 回答了问题 2020-6-5 17:21

    替代SPI闪存有哪些?

    嗨克里希纳, 谢谢你的快速回复。 我已阅读关于MT25Q的AR#***,我确信使用相同的。 再次感谢您的快速回复。 问候, 阿伦
  • 回答了问题 2020-6-5 17:04

    替代SPI闪存有哪些?

    嗨KKN, 谢谢回复。 早些时候我使用的是Winbond,但现在他们没有支持部分。 我检查过Micron,Atmel,Spansion。 Micron MT25Q系列就在那里,但Xilinx没有对兼容性做出任何证实,尽管Micron表示兼容性。 我检查了ATM ...
  • 回答了问题 2020-6-4 10:55

    如何通过硬件管理器找到我连接的设备的确切部件号?

    该应用程序非常简单。 我正在使用设备,我不清楚该设备是es1,es2还是已发布的版本。 我认为在Impact中您可以获得所连接设备的完整部件号,但无关紧要,您的评论和其他用户的评论已经澄清了问题。 Avi Chami MScFPGA ...
  • 回答了问题 2020-5-26 13:54

    无法从服务门户打开服务请求如何解决

    pthomas写道: 我似乎遇到了同样的问题。 我可以登录服务门户,但是当我点击“技术”时,没有选项可以打开新请求,只有外部链接。 请帮忙。 谢谢, 保罗 我有完全一样的问题。 山姆 ...
  • 回答了问题 2020-5-26 13:16

    论坛帖子订购破了吗?

    我也以相反的顺序看到该线程 Avi Chami MScFPGA网站
  • 回答了问题 2020-5-25 14:38

    使用ILA探针和adc时钟接口出现问题怎么办

    嗨, 好吧,我现在有点迷失了。 你能发布时钟和数据路径的源文件吗? 干杯, Avi Chami MScFPGA网站
  • 回答了问题 2020-5-25 14:21

    使用ILA探针和adc时钟接口出现问题怎么办

    嗨, 首先,关于ADC时钟输入的约束:设置约束以确保FPGA能够使用您提供给它的时钟(即,能够获得时序收敛)。 假设ADC clk为80MHz,可以对100MHz的FPGA施加更高的约束。 这样你就可以确保FPGA能够通过一些备用来满足 ...
  • 回答了问题 2020-5-25 12:46

    未检测到调试集线器核心怎么回事

    @deepakmmathew 我和Zynq合作。 如果我使用来自Zynq的时钟用于ILA,我必须先将其初始化。 我通常会收到消息,因为.bit下载在我有机会启动Zynq之前完成。 但在我初始化Zynq(通过SDK)之后,我刷新硬件管理器上的目标 ...
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部