发 帖  
  • 发布了文章 2023-11-10 17:01
    基于架构和基于流的DFT方法 ASIC设计平均门数的增加迫使设计团队花费20%到50%的ASIC开发工作量测试相关的问题,以实现良好的测试覆盖率。虽然遵循设计测试规则被认为是一种良好的做法,但是与嵌入式RAM,多个时钟域,复位线和嵌入式知识...
    0
    211次阅读
    0条评论
  • 发布了文章 2023-11-10 16:57
    无矢量测试:高速I/O的最佳选择 大批量制造商必须解决如何经济高效地测试多个多线高速I的难题/O接口 - 例如PCI Express,HyperTransport和Infiniband - 嵌入到巨大的数字系统级芯片设计中。虽然片上内置自测...
    0
    309次阅读
    0条评论
  • 发布了文章 2023-11-10 16:55
    开放式架构ATE解决测试困境 片上系统(SoC)测试提出了无与伦比的挑战,需要对IC制造商和测试人员的思维方式进行根本改变。千兆赫数字逻辑的运行速度以及传输线和信号反射的相关物理特性足以需要新的测试方法和设备。由于新的缺陷机制​​,使用新材...
    0
    189次阅读
    0条评论
  • 发布了文章 2023-11-10 16:51
    在大多数键盘中,按一个键会关闭一个桥接xy矩阵中两条线的触点。如果使用微控制器检测键闭合,则检查(x + y)行的状态需要相同数量的I/O引脚。电路图1仅占用一个空闲I/O引脚,每当有人按下一个键时,通过产生一个脉冲与微控制器通信。脉冲的宽...
    0
    197次阅读
    0条评论
  • 发布了文章 2023-11-10 15:46
    迈向嵌入式系统的自诊断API 随着嵌入式系统需求的增长和开发周期的缩小,开发人员越来越多地集成商业应用程序编程接口(API)或软件工具的功能集合发布者提供在应用程序中使用该工具的功能。程序员选择这些预先构建的库,而不是手动编写所需的功能。常...
    0
    271次阅读
    0条评论
  • 发布了文章 2023-11-10 15:41
    高密度数字CMOS工艺提供的低晶圆成本使其成为混合信号ASIC的首选,特别是对于片上系统设计。能够在对芯片面积影响最小的情况下添加大量亚微米逻辑门,这意味着时钟逻辑覆盖了典型混合信号内核不断增加的百分比。但是,如果你不小心,所有的时钟逻辑都...
    0
    230次阅读
    0条评论
  • 发布了文章 2023-11-10 15:29
    IC设计人员非常清楚“两周到出带模式”实际上可能持续数月,导致错过里程碑和失去市场窗口。尽管使用了先进的点工具,但随着团队在出带之前解决信号完整性和时序收敛问题,布局后设计时间也在不断增加。 修复一个违规通常会导致另一个违规,从而导致看似无...
    0
    168次阅读
    0条评论
  • 发布了文章 2023-11-10 14:58
    在减少EMI问题时,大多数同轴电缆表现相同。它们都是普通电流的良好天线,可以辐射并通过FCC认证类型测试。电缆不是EMC测试失败的主要来源,通常是连接器。 如果有任何净电流或常见电流一根电缆,通过整个电缆和地板之间的杂散边缘区域返回到底盘,...
    0
    162次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 236 次赞同

    获得 0 次收藏
关闭

站长推荐 上一条 /6 下一条

返回顶部