李森的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

李森

经验：积分：116

查看完整档案 >>

+关注发私信

他的提问 41 他的回答 999 去回答

回答了问题 2018-11-15 11:36

Bitgen仅支持DRC但不支持比特流生成

wenlonghbo

是的，ISE 12.2 Webpack许可证支持ML501板上的XC5VLX50器件。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 在原帖中查看解决方案以上来自于谷歌 ...
回答了问题 2018-11-15 11:35

应该向Users组提供哪些文件或注册表权限才能运行Xilinx？

hytgab

您必须具有管理员权限才能在Windows上正确安装这些工具。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以下为原文 You must ...
回答了问题 2018-10-30 20:26

无法设置属性VREF

xiaohongchen615

经过一些检查后，我确认VREF是一个仅支持某些CPLD系列且从未应用于FPGA的属性。包含在Vivado的一些文档中，UG903和UG911是一个错误，引用将被删除。从XDC中删除约束。 ------您是否尝试在Google中输入问题？如果 ...
回答了问题 2018-10-30 20:14

无法设置属性VREF

xiaohongchen615

设备的VREF引脚分配由软件自动处理。您在哪里读到需要在设计中添加“set_property VREF {Y18 AE16 AD3 W4} [current_design]”约束？ ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果 ...
回答了问题 2018-10-30 18:20

无法设置属性VREF

xiaohongchen615

经过一些检查后，我确认VREF是一个仅支持某些CPLD系列且从未应用于FPGA的属性。包含在Vivado的一些文档中，UG903和UG911是一个错误，引用将被删除。从XDC中删除约束。 ------您是否尝试在Google中输入问题？如果 ...
回答了问题 2018-10-24 15:39

如何找到设计使用的内存总量，设计中嵌入的位数？

h1654155957.9556

>如何找到设计使用的内存总量，设计中嵌入的位数？ PAR报告文件将包括使用的资源总数，Block RAM和分布式RAM。 >顺便问一下，Virtex II Pro XC2VP50的内部时钟速度是多少？这取决于设计。最大理论速度受时钟网络BU ...
回答了问题 2018-10-22 14:03

时钟垫驱动非缓冲基元，即使我有一个缓冲区

youpukeji668

>错误：HDLCompiler：432 - “\ Xilinx \ sum_lock \ sum_lock_top.vhd”第146行：正式没有实际值或默认值。似乎与MGT参考时钟没有任何关系，并且必须与代码中的其他问题相关 > GTX UG表示要使用IBUFDS，您在UG36 ...
回答了问题 2018-10-22 13:34

时钟垫驱动非缓冲基元，即使我有一个缓冲区

youpukeji668

MGT参考时钟输入需要为Virtex-6器件使用IBUFDS_GTXE1原语。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以下为原文 The MG ...
回答了问题 2018-10-19 15:04

使用Virtex 6和14.4映射错误

tangxi123

你要针对什么部分和包装？ ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以下为原文 What part and package are you targett ...
回答了问题 2018-10-17 12:39

Windows 10中采用英特尔酷睿i5-4200U处理器的英特尔高清显卡问题

凡人wlj

感谢你的回答！我很高兴听到这一点，你的支持非常重要。我希望你能重现我在第一篇文章中提到的（所有）问题; 游戏SMITE（由Hi-Rez Studios开发的免费游戏，Titan Forge游戏）执行中的严重问题，包括闪烁到极端夹 ...
回答了问题 2018-10-12 16:08

S29AL016J代码下载错误

凡人wlj

非常感谢您的支持和抱歉的延迟响应，因为我正在调试硬件。我能根据数据表读取芯片ID。它读取制造ID：01 设备ID：2249（底部引导和Word模式）但我仍然无法将代码转入芯片中。你能帮帮我吗？以上来自于百度翻 ...
回答了问题 2018-10-12 14:40

是否可以在不实际启动FPGA编辑器的情况下运行FPGA编辑器脚本

sihanxie

所有ISE工具都可以从命令行运行，而无需Project Navigator。这就是我99％的时间运行工具的方式。您可以使用以下任一方法查看可用选项： fpga_editor -help（GUI版） fpga_edline -help（非GUI版本） ------您是否 ...
回答了问题 2018-10-11 15:17

奇怪的错误重新布局

asd008

>鉴于gtxe1和bufr都在X0Y3中它们不在同一个时钟区域？每种资源类型都位于单独的XY网格上，因为行和列中的每个资源都有不同的数量。您需要找到GTX位置附近的BUFR位置。 FPGA编辑器是一种很好的方法。 ------您是否 ...
回答了问题 2018-10-11 15:09

在Virtex 6上是否可以创建有线或两个BUFR来在同一个区域时钟网络上实现2：1时钟多路复用器

vmuuertw

无论使用哪种功能，都无法在FPGA中创建有线OR（旧的和现在过时的系列都有三态缓冲器）。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于 ...
回答了问题 2018-10-10 11:49

模拟了代码生成了位文件实现到套件中模拟输出没有出现在板上

wyywerw2

一些其他基本问题类别： - IO放置不正确或缺失或标准约束 - 时间约束不正确或缺失 - 生成锁存器的错误HDL代码 - 来自综合，MAP和PAR的未审查和未解决的警告消息 ------您是否尝试在Google中输入问题？ ...

1 ...上一页 59 60 61 62 63 646566 67 / 67 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9