李森的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

李森

经验：积分：116

查看完整档案 >>

+关注发私信

他的提问 41 他的回答 999 去回答

回答了问题 2019-2-26 09:59

驱动程序无法正确安装

wyywerw2

您使用的是哪个ISE版本？ ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以下为原文 Which ISE version are you using?------ ...
回答了问题 2019-2-26 08:19

XST：528信号单元中的多源此信号连接到多个驱动程序

xzx1

您要在两个不同的位置为MinP分配值。第一个位置是对所有位置的连续分配 minp（0））第二个是在最后一个过程中 minp（j））。这会为同一信号生成两个驱动源，这就是您收到错误的原因。您必须仅在一个位置为信 ...
回答了问题 2019-2-25 10:20

端口映射后信号会变得嘈杂

chenliyun

>数据时钟频率为54MHz。我正在使用chipcope pro，在167MHz的采样频率下进行调试。 ChipScope ILA设计为同步状态捕获，时钟必须与用于数据和触发端口的时钟相同。 ------您是否尝试在Google中输入问题？如果没有， ...
回答了问题 2019-2-22 10:31

怎么在PS中产生100Mhz的时钟信号在外部被PL接收

wyusx

>你可以告诉我实例化是否正确对于ODDR，实例化是正确的，过于复杂且名称混乱，但仍然正确。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来 ...
回答了问题 2019-2-22 09:31

怎么在PS中产生100Mhz的时钟信号在外部被PL接收

wyusx

这意味着两件事之一，你没有正确实现设计，或者你没有探测正确的输出引脚。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以 ...
回答了问题 2019-2-22 07:33

定时报告中的定时错误

FRAN2016

时序报告显示的内容取决于为时序分析器设置的选项。它可能显示您应用于设计的每个时序约束的前3-10个故障。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xili ...
回答了问题 2019-2-21 11:36

VHDL设计要注意什么

ickey_feng

我不知道我在时钟域之间传输信号时犯了错误。因此，我现在已经改变了DCM输出频率，因此设计中没有不同步的EDGES（我使用18meg和72meg时钟）。我想不应再有missync域的问题了。我对吗？我也确定了时间限制。但问 ...
回答了问题 2019-2-21 11:35

怎么在cpld中实现时间延迟

ywyrywer

模拟中可以使用时间延迟，但无法合成它们。您可以使用时钟根据周期生成延迟，某些FPGA系列具有可选的延迟模块（IDELAY，ODELAY或IODELAY），用于器件的输入和输出。但是，这些延迟元件在任何CPLD中都不可用，并且 ...
回答了问题 2019-2-21 11:30

怎么在cpld中实现时间延迟

ywyrywer

模拟中可以使用时间延迟，但无法合成它们。您可以使用时钟根据周期生成延迟，某些FPGA系列具有可选的延迟模块（IDELAY，ODELAY或IODELAY），用于器件的输入和输出。但是，这些延迟元件在任何CPLD中都不可用，并且 ...
回答了问题 2019-2-21 10:28

VHDL设计要注意什么

ickey_feng

>我已经缓冲了从另一个域连续两次进入时钟域的任何信号 >由目标频率计时的寄存器。这是一种能够将异步信号同步到同步域的亚稳态技术。如果您已经为总线（或多个位）执行了此操作，并且期望所有数据位将在新的同步 ...
回答了问题 2019-2-21 09:41

VHDL设计要注意什么

ickey_feng

>我确信这是由于我的设计合成不好而不是 >我做出的逻辑/时间错误如果合成设计极其不稳定并且可能产生在逻辑上不等同于源的结果，那么几乎所有业内人士都不会使用它。是的，合成器中偶尔会出现一个错误，它会产生一 ...
回答了问题 2019-2-20 11:11

Micro u***或JTAG用于编程FPGA

future20082010

如原理图所示，不允许实现ML605上的USB-JTAG电路。如果您必须包含USB-JTAG电路，请购买Digilent JTAG-SMT1模块，该模块完全支持Xilinx软件，并且最终是一种更便宜，更容易实施的解决方案。注意：我强烈建议您不要 ...
回答了问题 2019-2-20 10:50

如何从FPGA的GPIO读取数据？

april_yu

>如何从外部向FPGA内部的电路发送数据？通过将数据应用到已分配输入的FPGA引脚。您似乎缺少一些非常基本的硬件和FPGA概念。我强烈建议您阅读一些简单的ISE教程。 ------您是否尝试在Google中输入问题？如果没有 ...
回答了问题 2019-2-20 10:36

Micro u***或JTAG用于编程FPGA

future20082010

如原理图所示，不允许实现ML605上的USB-JTAG电路。如果您必须包含USB-JTAG电路，请购买Digilent JTAG-SMT1模块，该模块完全支持Xilinx软件，并且最终是一种更便宜，更容易实施的解决方案。注意：我强烈建议您不要 ...
回答了问题 2019-2-20 10:02

如何从FPGA的GPIO读取数据？

april_yu

合成器将自动在级别端口上插入IO缓冲区。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以下为原文 The synthesizer will au ...

1 ...上一页 53 54 55 565758 59 60 61 ... 67 / 67 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9