李森的回答_电子工程师 - 电子技术论坛 - 广受欢迎的专业电子论坛!

李森

经验：积分：116

查看完整档案 >>

+关注发私信

他的提问 41 他的回答 999 去回答

回答了问题 2019-3-29 06:58

Vbatt错误地连接到VCCO

蓝色冰汐

VBATT电源主要用于AES密钥寄存器，这些寄存器可能因过压而损坏。这有可能导致晶体管击穿导致短路，但我认为这不太可能。你能否修改电路板以断开VBATT引脚与3.3V电源的连接？ ------您是否尝试在Google中输入问题？ ...
回答了问题 2019-3-28 15:48

跟踪延迟没有在IC本身实现

60user153

您应该阅读Micrel数据表的下一部分。或者，可以编程KSZ9021 / RL / RN以支持RGMII v2.0，并在片上实现所需的数据到时钟偏移/ ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添 ...
回答了问题 2019-3-27 09:14

用斯巴达6驾驶nrf24l01

xinge158

>任何人都没有使用过FPGA吗？您可能没有找到任何对此的引用，因为它是一个利基应用程序，只有极少数人使用它。 >是频率问题吗？（FPGA Clk高于控制器） FPGA可以在任何频率下运行。 >这是针问题吗？（不能生产eno ...
回答了问题 2019-3-27 08:40

用斯巴达6驾驶nrf24l01

xinge158

您可以使用FPGA完成微控制器的任何操作。您必须设计模块的物理接口和控制器以使模块工作。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自 ...
回答了问题 2019-3-27 08:34

用斯巴达6驾驶nrf24l01

xinge158

>任何人都没有使用过FPGA吗？您可能没有找到任何对此的引用，因为它是一个利基应用程序，只有极少数人使用它。 >是频率问题吗？（FPGA Clk高于控制器） FPGA可以在任何频率下运行。 >这是针问题吗？（不能生产eno ...
回答了问题 2019-3-26 08:19

怎么使用BSDL读取引脚值

不争无忧

>没有规格，有一个规范，它是IEEE 1149.1标准测试访问端口和边界扫描架构。 >我想知道使用jtag读取fpga的pin vaule的过程标准流程是从像Asset Intellitech或JTAG Technologies这样的公司购买IEEE 1149.1边界扫描工 ...
回答了问题 2019-3-25 12:02

为什么更改define指令值会导致失败？

nyuwerw

qizhong19920114写道：我从`define FCORE_REV_ID 8'h22改为`defineFCORE_REV_ID 8'h24 FCORE_REV_ID只是固件的修订版号，与固件功能无关，但只是由PC设备驱动程序读取，以向用户显示修订版号。我从22变为24，并且 ...
回答了问题 2019-3-25 11:14

为什么更改define指令值会导致失败？

nyuwerw

当设计从运行到运行失败时，如您所描述的那样，根本原因通常是设计中的时间问题。这要么是缺少本应应用于设计的时序约束，未正确处理的时钟域交叉，要么是未正确处理的同步逻辑的异步输入。 ------您是否尝试在Goog ...
回答了问题 2019-3-22 15:48

FPGA的底板尺寸意味着什么

60user96

>因此X * Y =放置在X行和Y列中的CLBS的总数这取决于FPGA系列。一些FPGA系列具有嵌入式硬块，可替代CLB。每个系列都有一个概述文档DS180 for 7 Series，其中包括每个设备的资源量。 ------您是否尝试在Google中输 ...
回答了问题 2019-3-22 06:20

怎么从FMC模块的34个LVDS对中取出接地引脚

aaaa321

> 8端口SMA / 34对LVDS FMC模块我不知道这是什么。在讨论硬件时，请提供供应商和电路板名称。 >但当我发出相同的时钟信号时...时钟信号开始漂移和抖动假设FMC模块只是路径中没有组件的直接连接，则没有理由改变结 ...
回答了问题 2019-3-20 15:16

通过IO路由JTAG引脚

60user189

大家好... 我发帖只是为了收集意见。我的经理面临着一个强烈的争论，即从fpga中的IO线接收的数据可以通过相同FPGA上的JTAG引脚进行路由。我说不......我的老板说是的。目的是我们计划设计一个Xilinx JTAG编程器。 ...
回答了问题 2019-3-20 14:14

BUFG有关于Max Fan的经验法则或建议吗？

zbb9612

更多信息，但仍然不是整套信息。此外，请使用代码插入按钮（带有剪贴板的图标和“C”）使报告可读。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com ...
回答了问题 2019-3-20 13:40

BUFG有关于Max Fan的经验法则或建议吗？

zbb9612

> oK，所以报告完整：不，它仍然只是一部分。您没有包含可能包含时序约束，总路径和失败条件的完整信息。 >有一个Lut，因为在翻牌前有一个“门控时钟”（某种程度）。 >这仍然是“禁忌”吗？门控时钟不应用于FPGA ...
回答了问题 2019-3-20 13:12

BUFG有关于Max Fan的经验法则或建议吗？

zbb9612

>我的问题是每个人都在告诉我一个主时钟的BUFG，一个V7中的完整设计是可以的。 BUFG是一个全球时钟网络，具有多个缓冲阶段。 10个负载和720,000个负载之间没有时间差异。 >然而，我在Timing Violation中看到以下内 ...
回答了问题 2019-3-18 10:34

如何根据来自外围设备的信号选择KINTEX 7中的库？

60user23

应首先针对PCB布局优化接口，然后如果接口大于存储体，则每个接口应放置在同一存储体或相邻存储体内。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com ...

1 ...上一页 48 49 50 515253 54 55 56 ... 67 / 67 页下一页

ta 的专栏

关注

粉丝

搜索历史

站长推荐 /9