发 帖  
  • 回答了问题 2018-11-7 11:40

    在使用Vivado GUI实现和分配引脚信息后xdc约束文件中看不到结果

    嘿@ tchin123, 在实施并使用Vivado GUI分配引脚信息后...... 我认为你在谈论I / O端口属性和I / O端口列表。 例如,引脚和iostandard。 他们在哪里攒钱? 设置完成后,选择“保存约束”,然后会出现一个对话框,询 ...
  • 回答了问题 2018-11-7 11:30

    在使用Vivado GUI实现和分配引脚信息后xdc约束文件中看不到结果

    嘿@ tchin123, Vivado使用的'默认值'当您没有指定任何未保存的任何内容时,它们也可以随设计而变化。 如果您想采用这些默认值(通常不是您想要的),则可以从菜单中选择“修复所有端口”,或单独勾选“I / O端口” ...
  • 回答了问题 2018-10-31 17:00

    请问vivado如何减少BRAM瓦片这一数量?如何操作?

    嘿@berker_atel, vivado怎么能减少这个数量呢? 由于多种原因,计数可能会减少...... 优化摆脱了一些未使用的BRAM 优化设法结合了一些BRAM BRAM块已被LUT内存替换 这点可以导致未来的问题吗? 事实并非如此,只要所 ...
  • 回答了问题 2018-10-31 16:57

    请问DRC RTSTAT-1与FIFO生成器的部分冲突应该如何解决?

    嘿@pgrangeray, 在原理图中,REGCE与地面相关...... 如果你把它绑在Vcc上会发生什么? 告诉我你需要什么(文件等)。 作为存档的整个项目会很好。 谢谢, 赫伯特 --------------是的,我这样做是为了好玩! 以上来 ...
  • 回答了问题 2018-10-31 16:47

    请问如何解决Global Iteration阶段之间的漫长等待?

    嘿@zguo, 有谁知道全局迭代之间发生了什么? 它在做什么? 嗯,这是路由的一个重要部分,工具尝试从全球的角度尽可能好地分配路由。 所以他们基本上试图平衡路线以避免拥堵但仍然满足时间限制。 这是一个有点黑暗的 ...
  • 回答了问题 2018-10-31 16:34

    请问vivado如何减少BRAM瓦片这一数量?如何操作?

    嘿@berker_atel, vivado怎么能减少这个数量呢? 由于多种原因,计数可能会减少...... 优化摆脱了一些未使用的BRAM 优化设法结合了一些BRAM BRAM块已被LUT内存替换 这点可以导致未来的问题吗? 事实并非如此,只要所 ...
  • 回答了问题 2018-10-30 18:12

    怎么将一个7系列收发器同步到另一个

    嘿@fpgalearner, 我想同步(对齐)两个tranceiver你必须使用相同的时钟并摆脱tranceiver FIFO(Tx缓冲关闭)。 希望这可以帮助, 赫伯特 --------------是的,我这样做是为了好玩! 以上来自于谷歌翻译 以下为原 ...
  • 回答了问题 2018-10-18 16:24

    测试BUFGMUX原语不可测量的时间要求

    JFYI,我测试了2014.1,错误基本相同。 --------------是的,我这样做是为了好玩! 以上来自于谷歌翻译 以下为原文 JFYI, I tested with 2014.1 and the error is basically the same.-------------- Yes, I d ...
  • 回答了问题 2018-10-18 16:17

    测试BUFGMUX原语不可测量的时间要求

    感谢更新! 不胜感激!最好的,赫伯特 --------------是的,我这样做是为了好玩! 以上来自于谷歌翻译 以下为原文 Thanks for the update! Appreciated! Best, Herbert-------------- Yes, I do this for fun ...
  • 回答了问题 2018-10-18 15:50

    测试BUFGMUX原语不可测量的时间要求

    哇,好吧,这有些出乎意料。 非常感谢您澄清这一点! 我假设BUFGMUX原语以某种方式告诉Vivado两个时钟不能同时存在,非常类似于PLL / MMCM自动创建输出时钟。 我添加了建议的命令,因为我不想使用I和n_2_PLLE2_BASE_ ...
  • 回答了问题 2018-10-18 15:27

    测试BUFGMUX原语不可测量的时间要求

    正如tcl脚本中指定的那样,它是一个xc7z010clg400-1。 它是否支持BUFG上的1GHz时钟? 不知道,但我希望这些工具(在这种情况下是Vivado)如果不这样做就会抱怨。 BUFG定时本身也很好,只有连接到BUFGMUX的分频器的反 ...
  • 回答了问题 2018-9-19 17:21

    BlueNRG-MS(IDB05A1)怎么与BLE上的第三方设备连接

    更新:我猜,BlueNRG-MS GATT层上的事件没有生成,尽管我在BlueNRG-MS堆栈初始化期间使用aci_gatt_init()初始化了GATT层。   最好的祝福 Raghu 以上来自于谷歌翻译 以下为原文 UPDATE: I guess, the events on ...
  • 回答了问题 2018-9-19 15:46

    2073x中的硬件定时器怎样访问

    谢谢。我可以运行HWQTIMER并解决问题的一部分。现在我需要同时使用两个计时器。是否有另一个计时器(而不是精细计时器和HWQTIMER)?如果是的话,我怎么办呢?我听说过像BLASP定时器这样的东西,但我不知道这是否 ...
  • 回答了问题 2018-9-19 15:17

    2073x中的硬件定时器怎样访问

    谢谢你的回答,我真的很感激。 根据我所理解的,这个代码将计时器设置为100ms,但正如我在前一篇文章中所说的,我想用5ms的精度来测量时间。从我所知道的定时器,它是一个寄存器,它有32位,所以每当我们设置它, ...
  • 回答了问题 2018-9-17 15:00

    控制台上的DX11全屏输出很奇怪

    - Xen 4.5 RC4 4.5 final - 设备型号“qemu-xen”qemu版本2.0.2(qemu-xen-4.5.0) - dom0 kernel-3.10.41-299.380404 - 带有grid_k140q配置文件的vGPU Nvidia Grid K1(VBIOS 80.07.DC.00.0 *) - 从framebuf ...
ta 的专栏
关闭

站长推荐 上一条 /9 下一条

返回顶部
-

厂商专区

飞凌嵌入式

瑞萨单片机论坛

米尔电子

Aigtek安泰电子

斯丹麦德电子

芯佰微电子

其利天下技术小组

道生物联技术社区

视美泰

FCom富士晶振

大大通

合众恒跃

进迭时空

RT-Thread论坛

EASY-EAI灵眸科技

-

技术社区

张飞电子技术社区

KaihongOS技术社区

FPGA开发者技术社区

RISC-V MCU技术社区

HarmonyOS技术社区

-

OpenHarmony开源社区

OpenHarmony开源社区

-

嵌入式论坛

ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

-

电路图及DIY

电路设计论坛

DIY及创意

电子元器件论坛

专家问答

-

电源技术论坛

电源技术论坛

无线充电技术

-

综合技术与应用

机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件(C/Python/Java等)

-

无线通信论坛

WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

-

EDA设计论坛

PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

-

测试测量论坛

LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

-

招聘/交友/外包/交易/杂谈

项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

-

官方社区

发烧友官方/活动

华秋商城

华秋电路

+

元器件搜索引擎

元器件搜索引擎