发 帖  
经验: 积分:31
工程师 AT
上海市 浦东新区 学术研究/学生
  • 一个cell的一个输入为clock信号,另一个输入为gating信号,并且输出作为clock使用,这样的cell为gating cell。
    冬至子
    3044次阅读
    0条评论
  • 前年,发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1),里面简单讲述了使用VCS仿真Vivado IP核时遇到的一些问题及解决方案,发表之后经过一年多操作上也有些许改进,所以写这篇文章补充下。 在仿真Vivado IP核时分两种情况,分为未使用SECURE IP核和使用了SECURE IP核。 对于没有使用SECURE IP核的IP核仿真,只需要在VCS的命令行加上‘-y’选项,并给出库文件路径。这些库文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PA
    OcnD_zhu
    4110次阅读
    0条评论
  • 在仿真Vivado IP核时分两种情况,分为未使用SECURE IP核和使用了SECURE IP核。
    冬至子
    1667次阅读
    0条评论
ta 的专栏

成就与认可

  • 获得 0 次赞同

    获得 3 次收藏

谁来看过他

关闭

站长推荐 上一条 /6 下一条

返回顶部