发 帖  
经验: 积分:2
宜兴电子
江苏省 设计开发工程
  • 回答了问题 2017-10-4 10:24

    xilinx 错误

    你这不是top模块,top模块就是顶层模块的意思,估计建立项目时起的名字和模块名字没有对应,所以发生了这个错误
  • 回答了问题 2017-10-4 10:21

    上升沿检测问题

    硬件工程师 th
    always@(CLK_50M)不是时钟触沿触发吧,网上有很多上升检测的例子你可以去找下
ta 的专栏
关闭

站长推荐 上一条 /6 下一条

返回顶部