完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
一直没搞懂PS怎样给PL提供复位和时钟，今天这个问题终于解决了~~~~~用一个简单的例子来说明一下，怎样使用PS输出的时钟和复位信号：三色流水灯 配置PS部分就不用图说明了，方法和前面的一样，在其中勾选FCLK_CLK0、F ...
最近在对设计中的各个模块进行仿真测试，做行为仿真时都是通过的。然后想拿掉复位信号rst_n,给寄存器设初值在此进行仿真测试。遇到两个问题： （1）Q:若去掉复位信号rst_n，通过给寄存器设置初值来控制FPGA上电后的 ...
实例四：测试温度LM75数据，并打印到上位机（以后补上高档示波器出的图） 协议最直观的定义：只有在总线处于“非忙”的状态时，数据传输才能开始。在数据传输期间，只要时钟线为高电平，数据线必须保持稳定，否则数 ...
最近工作忙，好久没有更新帖子啦1.1设计代码，在网络找到设计简明，占用资源较少基本原理：// 帧格式 |---------- frame ----------|// rxdin -------\___x=x=x=x=x=x=x=x=x=/ ...
本次通过点亮三色LED简要说明软硬协同设计的原理：首先按照以前的章节在Vivado中建立工程进行硬件设计，方法如下：1. 点击vivado2014.3 快捷键，新建工程，选择xz7c010clg400-1芯片，创建工程。2.工程新建完毕后， ...
拿到板子一段时间 但是实在太忙，前几天搞个helloworld整的我感觉也立马不好了。 今天主要XADC在ZYNQ的应用，关于XADC的设计原理，可以直接百度。 这里先科普下： ZYNQ将ADC集成到ZYNQ器件内部，使得可编程逻辑器件 ...
一直纠结于怎样给PL提供时钟，zynq开发不同于一般的FPGA开发。其中时钟和复位问题就是相当重要的问题，有两种方式可以为PL部分提供时钟和复位：1、PS部分可以产生四个毫无关系的输出时钟和复位信号，这些信号可以供P ...
最近遇到FPGA复位信号的问题困扰很久，查了相关资料： FPGA设计是基于大量flip-flop或者寄存器的同步系统设计，所以所有这些同步单元的起始状态或者将要返回的状态是一个已知状态（罗辑‘1’ ...
学习慢慢来，一步一步，由浅及深，从最简单的开始。先点亮一个灯（哎····好像在哪儿见过！不，我不是在说单片机！）将附带的SD卡连接到PC上格式化（什么？你不想破坏里面的数据？因为里面有做好的系统？），好吧 ...
真的是非常费劲，遇到许多不应该遇到的问题，不过凭借着自己的毅力与耐心，还是‘逢凶化吉’，最终完成系统的刷写 制作根文件系统就是要建立以上的目录，并在其中建立完整目录内容。其过程大体包括：· 编译／安装bu ...
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
我的试用
