jf_35318118 发布了问题 6 天前

这是我的工程结构，其中jesd204部分在一开始运行综合的时候就出错了，报错如下 * Synthesis * synth_1 * [Synth 8-6104] Input port 'HA00_N_CC' has an internal driver ["C:/Users/Theonesssssssss/Documents/Viv ...

来源：FPGA|CPLD|ASIC论坛