FPGA|CPLD|ASIC论坛
400万+工程师在用
华为|鸿蒙开发者日
直播报名
400万+工程师在用
华为|鸿蒙开发者日
直播报名

bearlee

12年用户 9经验值
私信 关注

[讨论]探讨快速并串行数据传输模块设计方案

2008-9-19 23:53

磨练设计思想:
输入信号 clk 和 D【32】(32bit并行数据),经过FPGA转换后,输入m_clk和 D(1bit的串行数据)。要求传输速度高,可靠性好。
大家各抒己见,写写自己的总体思想(当然是详细点好)。

回帖(3)

langzi0108

2008-9-23 18:20:46

我是新手,我觉得利用它做这样的设计,适合与刚研究不久的人去联系

lyman98

2008-9-24 13:26:31
这个要看串行的速度

wangrouyi

2010-9-17 10:46:32
如果真的有用,对楼主谢天谢地!

更多回帖

打开APP