FPGA|CPLD|ASIC论坛
登录
直播中
372484
10年用户
64经验值
擅长:可编程逻辑 嵌入式技术 模拟技术 EMC/EMI设计 光电显示 存储技术 接口/总线/驱动 控制/MCU
私信
关注
[问答]
为什么相对于格雷码来说,独热码会使用更多的触发器和更少的组合逻辑???
开启该帖子的消息推送
有限状态机
格雷码
在编写有限状态机时,为什么采用独热码会占用更多的触发器和更少的组合逻辑?从
FPGA
内部结构和数电知识基础上怎样理解???
求大神们不吝赐教,多谢。
已退回
5
积分
回帖
(1)
372484
2016-3-7 15:04:30
https://www.zhihu.com/question/40994717?from=profile_question_card
贴上我在知乎的提问,大神冯敬尧的讲解非常到位,大家一起可以学习下。
https://www.zhihu.com/question/40994717?from=profile_question_card
贴上我在知乎的提问,大神冯敬尧的讲解非常到位,大家一起可以学习下。
举报
更多回帖
rotate(-90deg);
回复
相关问答
有限状态机
格雷码
格
雷
码
的规则和应用问题?
2018-08-20
3778
求一个一种可控4位
码
转换电路设计
2020-05-25
3688
用两片与非门74LS00和两片异或门74LS86设计一个可逆的4位
码
转换
器
,输入有一个控制信号C
2015-10-24
15740
设计一个基于RS
触发器
余3
码
十进制减法器
2017-11-28
3087
如何获得鼠标
相对于
前面板的绝对位置?
2019-01-06
2430
FPGA:
格
雷
码
编码&能否用某计数
器
计数的值作为
触发
状态机的跳转条件
2017-06-19
4803
对于
1对1
触发器
,SAR通道是根据
逻辑
通道还是ADC通道数决定的?
2024-05-23
217
数字电路中,建立时间和保持时间
对于
触发器
的时钟信号有
2012-01-27
5185
图2的射频走线
相对于
图1
来说
对射频信号有影响吗
2016-08-16
2769
如何利用译码
器
进行
组合
逻辑
电路的设计呢
2021-11-03
1253
发帖
登录/注册
20万+
工程师都在用,
免费
PCB检查工具
无需安装、支持浏览器和手机在线查看、实时共享
查看
点击登录
登录更多精彩功能!
首页
论坛版块
小组
免费开发板试用
ebook
直播
搜索
登录
×
20
完善资料,
赚取积分